特許
J-GLOBAL ID:200903000147102408

暗号処理方法及び暗号処理装置

発明者:
出願人/特許権者:
代理人 (1件): 玉村 静世
公報種別:公開公報
出願番号(国際出願番号):特願2006-045289
公開番号(公開出願番号):特開2007-228141
出願日: 2006年02月22日
公開日(公表日): 2007年09月06日
要約:
【課題】小規模ハードウェアによりハードウェア的手法を用いた攻撃に対する安全性の向上を図る。【解決手段】暗号処理を実行するための論理をプログラマブルに設定可能な論理回路(3)と、同一の暗号処理アルゴリズムに対応する複数の論理構成情報を記憶するメモリ(7)と、上記論理構成情報に基づいて、同一の暗号処理アルゴリズムに対応する複数の論理を選択的に上記論理回路に設定するCPU(2)とを含んで暗号処理装置(1)を構成する。同一の暗号鍵を使った処理でも、処理毎に上記論理回路の論理が変更されることで、暗号処理における消費電流を異ならせたり、誤動作を起こす場所やタイミングを異ならせることができる。また複数の論理を実現するためのハードウェアの規模の増大を抑えることができる。【選択図】図1
請求項(抜粋):
暗号処理を実行するための論理をプログラマブルに設定可能な論理回路を用いた暗号処理方法であって、 暗号処理毎に、同一の暗号処理アルゴリズムに対応する複数の論理が選択的に上記論理回路に設定されることを特徴とする暗号処理方法。
IPC (1件):
H04L 9/10
FI (1件):
H04L9/00 621Z
Fターム (8件):
5J104AA32 ,  5J104AA43 ,  5J104AA47 ,  5J104JA03 ,  5J104NA02 ,  5J104NA27 ,  5J104NA37 ,  5J104NA42
引用特許:
出願人引用 (1件) 審査官引用 (4件)
全件表示
引用文献:
審査官引用 (1件)
  • 合成体を用いたAES S-Box回路に対するDPA攻撃

前のページに戻る