特許
J-GLOBAL ID:200903000227185711

半導体装置の製造方法および半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願2002-157158
公開番号(公開出願番号):特開2002-373904
出願日: 1998年07月08日
公開日(公表日): 2002年12月26日
要約:
【要約】【課題】 トレンチの形状をV字で形成すると底部に電界が集中する。又、U溝といわれるトレンチでは、底部の電界集中は防止できるが、トレンチ底部とN-層でなる容量Crssが大きくなり、スイッチングスピードを遅くする問題があった。【解決手段】 ゲート25となるトレンチ23を形成する際、トレンチの形状をγの字の如く、トレンチ内部に向かい凸の形状とする。その結果、トレンチの表面積が減少し、ゲート-ソース間、ゲート-ドレイン間の容量が減少でき、スイッチングタイムを短くできる。
請求項(抜粋):
半導体層表面にドライエッチングに対して耐性を有する膜を形成し、予定のトレンチ形成部に対応する前記半導体層を露出するように、前記膜を開口し、HBrを主ガスとして前記開口部に対応する前記半導体層を平行平板プラズマエッチング装置によりエッチングし、側壁に付着する側壁デポ物をマスクとして深さ方向のエッチングレートを実質均一に、深くなるにつれて底部の幅の縮小率を小さくトレンチを形成したことを特徴とした半導体装置の製造方法。
IPC (5件):
H01L 21/336 ,  H01L 21/3065 ,  H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653
FI (5件):
H01L 29/78 652 F ,  H01L 29/78 652 S ,  H01L 29/78 653 A ,  H01L 29/78 658 G ,  H01L 21/302 105 A
Fターム (10件):
5F004AA05 ,  5F004BA04 ,  5F004DA00 ,  5F004DA22 ,  5F004DA25 ,  5F004DA26 ,  5F004EA06 ,  5F004EA13 ,  5F004EA29 ,  5F004EB04
引用特許:
審査官引用 (14件)
全件表示

前のページに戻る