特許
J-GLOBAL ID：200903000688494929
多層回路基板及びその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
石原 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2005-018651
公開番号（公開出願番号）：特開2006-210524
出願日： 2005年01月26日
公開日（公表日）： 2006年08月10日
要約：
【課題】 導電層のランド部とビアホールの位置ずれがなく、電気的な接続抵抗が低く、さらに半導体チップの実装性が高い、優れた品質の多層回路基板及びその製造方法を提供する。【解決手段】 離型キャリアに配線パターンを形成するとともにその配線パターンに予めビアホール径に相当する穴を所定位置に設け、離型キャリアとともに配線パターンを絶縁性基材に貼り付け、レーザ光を離型キャリア側から照射し、ビアホール径に相当する配線パターンの穴をレーザマスクとして絶縁性基材にビアホールを形成し、ビアホールと穴に導電性ペーストを充填し、導電層とビアホールが位置ずれなく一致するようにした。【選択図】 図1
請求項（抜粋）：
絶縁性基材の両面に配線パターンを成す導電層が設けられ、前記絶縁性基材と前記導電層に連通形成されたビアホールに層間導通を得る導電性ペーストが充填され、かつ前記導電層にビアホールと同軸の穴が形成されているコア基板を有することを特徴とする多層回路基板。
IPC (1件)：
FI (4件)：
H05K3/46 N
, H05K3/46 B
, H05K3/46 X
, H05K3/46 Z
5E346AA02
, 5E346AA12
, 5E346AA15
, 5E346AA22
, 5E346AA32
, 5E346BB02
, 5E346BB16
, 5E346CC10
, 5E346CC32
, 5E346CC38
, 5E346CC39
, 5E346DD02
, 5E346DD12
, 5E346DD32
, 5E346EE14
, 5E346EE15
, 5E346FF18
, 5E346GG15
, 5E346GG19
, 5E346GG22
, 5E346GG28
, 5E346HH26
出願人引用 (5件)
全件表示
審査官引用 (1件)
前のページに戻る
