特許
J-GLOBAL ID：200903001322114143

半導体装置及びその製造方法

発明者：
高木 英雄

高木 英雄 について

, 
吉田 明弘

吉田 明弘 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平6-181001
公開番号（公開出願番号）：特開平8-045872
出願日： 1994年08月02日
公開日（公表日）： 1996年02月16日
要約：
【要約】【目的】 拡散層上に自己整合により形成された電極を有する半導体装置の構造に関し、ソース/ドレイン拡散層をサリサイド化する際に、ゲート電極とソースドレイン拡散層、又は、ゲート電極とその上層に形成された配線層とが短絡しない半導体装置及びその製造方法を提供する。【構成】 下地基板10上に堆積された金属膜を、熱処理により下地基板と局所的に反応させて形成したシリサイド電極36を有する半導体装置において、ゲート電極24の上面に、金属膜と反応しないシリコンオキシナイトライド膜38が形成されている。
請求項（抜粋）：
下地基板上に堆積された金属膜を、熱処理により前記下地基板と局所的に反応させて形成したシリサイド電極を有する半導体装置において、前記シリサイド電極を形成しない前記下地基板上の領域に、前記金属膜と反応しないシリコンオキシナイトライド膜が形成されていることを特徴とする半導体装置。
IPC (5件)：
H01L 21/28 301 ,  H01L 21/265 ,  H01L 21/027 ,  H01L 21/3205 ,  H01L 29/78
FI (5件)：
H01L 21/265 S ,  H01L 21/30 574 ,  H01L 21/88 Q ,  H01L 29/78 301 G ,  H01L 29/78 301 S
引用特許：
出願人引用 (6件)
  • 特開平4-342141
  • 特開昭63-316476
  • 半導体装置およびその製造方法
    公報種別：公開公報   出願番号：特願平3-153632   出願人：日本電気株式会社
全件表示
審査官引用 (9件)
  • 特開平4-342141
  • 特開平4-342141
  • 特開昭63-316476
全件表示

前のページに戻る

TOP

BOTTOM