特許
J-GLOBAL ID：200903001425306776
単一の試験アクセス・ポートを介する複数の試験アクセス・ポート・コントローラの接続
発明者：
出願人/特許権者：
代理人 (6件)：
吉武 賢次
, 橘谷 英俊
, 佐藤 泰和
, 吉元 弘
, 川崎 康
, 岡澤 順生
公報種別：公表公報
出願番号（国際出願番号）：特願2004-561840
公開番号（公開出願番号）：特表2006-510980
出願日： 2003年12月15日
公開日（公表日）： 2006年03月30日
要約：
単一のチップ上の複数の試験アクセス・ポート(TAP)コントローラがアクセスされる一方、外部観測者に対して単一の試験アクセス・ポート・コントローラだけを有する外観を維持する。簡単な組合せ論理とともに、複数のTAPコントローラ(102、106)のそれぞれのデータ・レジスタ(212)に単一のビットを追加することによって、複数のTAPコントローラには、追加のチップ・ピンの必要なしに、かつ追加のTAPコントローラの必要なしにアクセスすることができる。複数のTAPコントローラの、それぞれのデータ・レジスタにおける追加されたビットの状態をトグルすると、TAPコントローラの1つを選択する、または複数のTAPコントローラのデイジー・チェーンにすることに関する制御情報が提供される。
請求項（抜粋）：
複数の試験アクセス・ポート(TAP)コントローラを単一の外部インターフェースに結合する方法であって、
複数のTAPコントローラのそれぞれにおける第1のビットを既知の状態にリセットすること、
少なくとも一部には、前記複数のTAPコントローラのそれぞれにおける前記第1のビットの状態に基づいて第1の信号を生成すること、
少なくとも一部には、前記第1の信号に基づいて前記複数のTAPコントローラの1つを選択すること、
外部入力端子を前記複数のTAPコントローラの選択された1つのTAPコントローラの入力端子に結合すること、
前記複数のTAPコントローラの選択された1つのTAPコントローラの出力端子を外部出力端子に結合すること、を含む方法。
IPC (2件)：
FI (2件)：
G06F11/22 360P
, G01R31/28 G
2G132AA01
, 2G132AA13
, 2G132AA15
, 2G132AB01
, 2G132AC15
, 2G132AK13
, 2G132AK23
, 2G132AL05
, 5B048AA20
, 5B048CC18
, 5B048DD10
, 5B048FF01
