特許
J-GLOBAL ID：200903001576035790

電子部品内蔵基板の製造方法

発明者：
春原 昌宏

春原 昌宏 について

, 
上田 啓介

上田 啓介 について


出願人/特許権者：
新光電気工業株式会社

新光電気工業株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-194783
公開番号（公開出願番号）：特開2006-019441
出願日： 2004年06月30日
公開日（公表日）： 2006年01月19日
要約：
【課題】 本発明は多層配線基板ないに電子部品を内蔵する電子部品内蔵基板の製造方法に関し、内蔵される電子部品の厚さに拘わらず容易かつ安価に電子部品を内蔵しうる電子部品内蔵基板を製造することを課題とする。【解決手段】 銅張積層板10上にビルドアップ層17,18を内蔵電子部品32の厚さに相当する層数積層し第1のビルドアップ積層体31を形成し、この第1のビルドアップ積層体31に内蔵電子部品32を内蔵するためのキャビティ30を形成し、次にこのキャビティ30に内蔵電子部品32を装着し、続いて第1のビルドアップ積層体31及び内蔵電子部品32上にビルドアップ層34を形成することにより電子部品内蔵基板50を製造する。【選択図】 図9
請求項（抜粋）：
複数層形成されたビルドアップ層内に電子部品が内蔵された電子部品内蔵基板の製造方法であって、 コア基板上に、ビルドアップ層を前記電子部品の厚さに相当する層数積層する第1のビルドアップ層積層工程と、 積層された前記ビルドアップ層に、前記電子部品を内蔵するためのキャビティを形成するキャビティ形成工程と、 前記キャビティに前記電子部品を収納する収納工程と、 前記キャビティが形成されたビルドアップ層及び前記電子部品上に、更にビルドアップ層を形成する第2のビルドアップ層積層工程と を有することを特徴とする電子部品内蔵基板の製造方法。
IPC (2件)：
H05K 3/46 ,  H01L 23/12
FI (4件)：
H05K3/46 Q ,  H05K3/46 B ,  H05K3/46 X ,  H01L23/12 B
Fターム (16件)：
5E346AA02 ,  5E346AA12 ,  5E346AA15 ,  5E346AA32 ,  5E346AA43 ,  5E346BB02 ,  5E346CC32 ,  5E346CC55 ,  5E346CC58 ,  5E346DD02 ,  5E346DD33 ,  5E346DD48 ,  5E346GG15 ,  5E346GG22 ,  5E346GG28 ,  5E346HH31
引用特許：
出願人引用 (1件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM