特許
J-GLOBAL ID：200903001579666929
レベル変換回路およびレベル変換回路を含む不揮発性半導体メモリ
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-314763
公開番号（公開出願番号）：特開2004-153446
出願日： 2002年10月29日
公開日（公表日）： 2004年05月27日
要約：
【課題】小振幅の入力信号から振幅の大きな正電圧と負電圧の電圧にレベル変換可能なレベル変換回路を占有面積を小さく構成する。【解決手段】正電圧Vpが印加される第1電圧端子と、負電圧Vnが印加される第2電圧端子と、上記第1電圧端子と上記第2電圧端子の電圧を動作電圧とするラッチ回路Q5〜Q8と、入力信号INを受けて上記ラッチ部の入力ノードN1,N2を駆動する入力MOSトランジスタQ1,Q2と、該入力MOSトランジスタQ1,Q2と上記ラッチ部の入力ノードN1,N2との接続を開閉する入力カットMOSトランジスタQ3,Q4とを備えたレベル変換回路である。【選択図】 図1
請求項（抜粋）：
第1電圧が印加される第1電圧端子と、第2電圧が印加される第2電圧端子と、上記第1電圧と上記第2電圧とを動作電圧とするラッチ回路と、入力信号を受けて上記ラッチ回路の入力端子を駆動する入力MOSトランジスタと、該入力MOSトランジスタと上記ラッチ回路の入力端子との間に設けられ制御電圧をゲート端子に受けて動作する入力カットMOSトランジスタとを備え、上記ラッチ回路から入力をレベル変換した電圧が出力されるように構成されていることを特徴とするレベル変換回路。
IPC (2件)：
FI (4件)：
H03K19/00 101D
, G11C17/00 633D
, G11C17/00 633E
, G11C17/00 632A
5B025AD03
, 5B025AD10
, 5B025AE06
, 5J056AA11
, 5J056AA32
, 5J056BB57
, 5J056CC00
, 5J056CC04
, 5J056CC14
, 5J056CC21
, 5J056DD13
, 5J056DD29
, 5J056EE06
, 5J056FF07
, 5J056FF08
, 5J056GG09
, 5J056KK00
, 5J056KK01
出願人引用 (6件)
全件表示
審査官引用 (6件)
全件表示
前のページに戻る
