特許

J-GLOBAL ID：200903001763323970

半導体装置の製造方法

発明者： 平田 和美
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-318527
公開番号（公開出願番号）：特開2000-150889
出願日： 1998年11月10日
公開日（公表日）： 2000年05月30日
要約：

【要約】【課題】半導体薄膜に容量とTFTを同時に作製し、かつ容量値は増大させ、TFT特性の安定を図る。【解決手段】半導体薄膜上に保護膜と反射防止膜を形成しそれぞれの膜厚を個別に設定することで、レーザ光照射時に保護膜下の半導体薄膜に均一性の良いPoly-Si膜を、また反射防止膜下には表面積の大きなPoly-Si膜を形成する。その後、均一性の良いPoly-Si膜上にTFTを、表面積の大きなPoly-Si膜上に容量をそれぞれ作製する。

請求項（抜粋）：

少なくとも表面が絶縁性である基板上に非晶質半導体薄膜を形成する工程と、前記半導体薄膜上に膜厚の異なる領域を有する絶縁膜を形成する工程と、前記半導体薄膜に前記絶縁膜を通してレーザ光を照射することにより、前記膜厚の異なる一方の領域下の前記半導体薄膜の表面に凹凸を形成するとともに他方の領域下の前記半導体層薄膜を結晶性を有する半導体に変換する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 29/786 ,  H01L 21/20 ,  H01L 21/336

FI (5件)：

H01L 29/78 619 B ,  H01L 21/20 ,  H01L 29/78 618 C ,  H01L 29/78 627 G ,  H01L 29/78 658 Z

Fターム (23件)：

5F052AA02 ,  5F052BB07 ,  5F052DA02 ,  5F052JA01 ,  5F052JA10 ,  5F110AA18 ,  5F110AA30 ,  5F110BB20 ,  5F110CC01 ,  5F110FF02 ,  5F110GG02 ,  5F110GG13 ,  5F110GG15 ,  5F110GG22 ,  5F110GG25 ,  5F110NN03 ,  5F110NN23 ,  5F110NN45 ,  5F110PP03 ,  5F110PP04 ,  5F110QQ04 ,  5F110QQ19 ,  5F110QQ30

引用特許：

審査官引用 (3件)

• 半導体基板及び半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-095580   出願人：シャープ株式会社
• 半導体薄膜の加工方法及び容量素子を有する半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-249642   出願人：シャープ株式会社
• レーザーアニール方法およびレーザーアニール装置
  公報種別：公開公報   出願番号：特願平8-212060   出願人：株式会社半導体エネルギー研究所