特許

J-GLOBAL ID：200903001982621617

銅配線の形成方法

発明者： 金尾 寛人
出願人/特許権者： 住友金属工業株式会社
代理人 (1件)： 森 道雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-229466
公開番号（公開出願番号）：特開平10-074708
出願日： 1996年08月30日
公開日（公表日）： 1998年03月17日
要約：

【要約】【課題】微細なパターンを形成できる銅配線の形成方法を提供することを目的としている。【解決手段】基板1上の凹部3が形成された絶縁膜2(図1(a))上に、基板1に高周波電界および/または直流電界を印加しつつECRプラズマスパッタ法により銅薄膜5を成膜し(図1(c))、この成膜された銅薄膜5を熱処理によりリフローさせて絶縁膜2に形成された凹部3を銅5で埋めた(図1(d))後、凹部3以外の不要な銅薄膜5cを除去して、絶縁膜2に微細なパターンの銅配線6を形成する(図1(e))。

請求項（抜粋）：

基板上の凹部が形成された絶縁膜上に、基板に電界を印加しつつECRプラズマスパッタ法により銅薄膜を成膜し、この成膜された銅薄膜を熱処理によりリフローさせて絶縁膜の凹部を銅で埋めた後、絶縁膜の凹部以外部分の銅薄膜を除去することを特徴とする銅配線の形成方法。

IPC (4件)：

H01L 21/285 ,  H01L 21/285 301 ,  C23C 14/35 ,  H01L 21/3205

FI (4件)：

H01L 21/285 S ,  H01L 21/285 301 Z ,  C23C 14/35 F ,  H01L 21/88 M

引用特許：

審査官引用 (3件)

• 半導体基板に導体路を形成する方法
  公報種別：公開公報   出願番号：特願平6-337039   出願人：インテル・コーポレーション
• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-238262   出願人：住友金属工業株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-267428   出願人：株式会社東芝