特許
J-GLOBAL ID：200903024843326210
半導体基板に導体路を形成する方法
発明者：
出願人/特許権者：
代理人 (1件)：
山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平6-337039
公開番号（公開出願番号）：特開平7-211776
出願日： 1994年12月27日
公開日（公表日）： 1995年08月11日
要約：
【要約】【目的】 信頼性の高い電気的な相互接続路を形成する製造可能な方法を提供する。【構成】 まず、半導体基板上の絶縁層の中に、絶縁層の中の凹領域として、電気的な相互接続路のパターンを形成する。その後、主に銅からなる導電層を絶縁層の表面全体および凹領域の中に付着させる。次に、この導電層をリフローさせて、凹領域の中に空隙がほとんど残らないように絶縁層の凹領域を満たす。
請求項（抜粋）：
半導体基板に電気の導体路を形成する方法において、(a) 前記半導体基板の上の第一の層に凹領域を形成する工程と、(b) 前記第一の層の上に実質的に銅からなる第二の層を、その第二の層の少なくとも一部が前記凹領域の中に形成されるように形成する工程(c) 前記第二の層をリフローさせる工程とを含むことを特徴とする方法。
引用特許：
前のページに戻る
