特許
J-GLOBAL ID：200903002054324934

半導体メモリ装置

発明者：
文炳摸

文炳摸 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 大塚 康徳
公報種別：公開公報
出願番号（国際出願番号）：特願平11-357880
公開番号（公開出願番号）：特開2000-182371
出願日： 1999年12月16日
公開日（公表日）： 2000年06月30日
要約：
【要約】【課題】半導体メモリ装置の小型化、低消費電力化すると共に、入力及び制御クロック信号の雑音を低減する。【解決手段】本発明の半導体メモリ装置は、メモリバンク281及び282、多数個のパッドで構成されたパッドブロック251、インタフェースロジック221、多数個のパッドの一部のパッドから入力されるデータをバッファリングする複数個の入力バッファ及び複数個の入力バッファから出力されるデータをメモリバンクに伝達する入力シフトブロック211及び212、入力されるデータをバッファリングして一部のパッドに伝達する複数個の出力バッファ及びメモリバンクから出力されるデータを複数個の出力バッファに伝達する出力シフトブロック231を備える半導体メモリ装置において、入力バッファと入力シフトブロックを隣接して配置すると共に出力バッファと出力シフトブロックを隣接して配置する。
請求項（抜粋）：
少なくとも一つのメモリバンク、多数個のパッドで構成されたパッドブロック、インタフェースロジック、前記多数個のパッド中の一部のパッドから入力されるデータをバッファリングする複数個の入力バッファ、前記複数個の入力バッファから出力されるデータを前記少なくとも一つのメモリバンクに伝達する入力シフトブロック、入力されるデータをバッファリングして前記一部のパッドに伝達する複数個の出力バッファ、及び前記少なくとも一つのメモリバンクから出力されるデータを前記複数個の出力バッファに伝達する出力シフトブロックを備える半導体メモリ装置において、前記入力バッファと前記入力シフトブロックが隣接して配置された入力バッファ/入力シフトブロックと、前記出力バッファと前記出力シフトブロックが隣接して配置された出力バッファ/出力シフトブロックと、を備えることを特徴とする半導体メモリ装置。
FI (2件)：
G11C 11/34 371 K ,  G11C 11/34 362 H
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM