特許
J-GLOBAL ID:200903002382510249
パターン検査方法
発明者:
出願人/特許権者:
代理人 (1件):
七條 耕司
公報種別:公開公報
出願番号(国際出願番号):特願2002-178631
公開番号(公開出願番号):特開2004-020488
出願日: 2002年06月19日
公開日(公表日): 2004年01月22日
要約:
【課題】不良検査単位と判定された時点で、結果的にはその部分は廃棄されるので、それ以降の該不良検査単位における回路パターンの検査を行わないようにして、検査時間の短縮を図ったパターン検査方法を提供する。【解決手段】フィルム状の帯状ワーク6に形成された回路パターンの良・不良を検査するパターン検査方法において、前記帯状ワーク6に形成された複数の回路パターンを1検査単位とし、検査装置に、上記1検査単位に含まれる不良回路パターンの許容数を設定し、検査装置において、検査の際に1検査単位内の不良回路パターンの数が前記許容数を上回ったと判定された時、当該検査単位の検査を中止し、次の検査単位に検査を移行させることを特徴とする。【選択図】 図2
請求項(抜粋):
フィルム状の帯状ワークに形成された回路パターンの良・不良を検査するパターン検査方法において、
前記帯状ワークに形成された複数の回路パターンを1検査単位とし、
検査装置に、上記1検査単位に含まれる不良回路パターンの許容数を設定し、
検査装置において、検査の際に1検査単位内の不良回路パターンの数が前記許容数を上回ったと判定された時、当該検査単位の検査を中止し、次の検査単位に検査を移行させることを特徴とするパターン検査方法。
IPC (2件):
FI (2件):
G01N21/956 B
, H01L21/60 311W
Fターム (8件):
2G051AA65
, 2G051AA90
, 2G051AB07
, 2G051CA04
, 2G051DA01
, 2G051DA15
, 2G051EC02
, 5F044MM48
引用特許: