特許
J-GLOBAL ID:200903002400791781

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 中野 雅房
公報種別:公開公報
出願番号(国際出願番号):特願平10-155196
公開番号(公開出願番号):特開平11-330378
出願日: 1998年05月19日
公開日(公表日): 1999年11月30日
要約:
【要約】【課題】 従来は、キャパシタの上層電極及び下層電極は、他の素子の電極とは関係なく作成されていたので、半導体装置の製造工程が複雑となっていた。本発明では、キャパシタの電極の一方をオーミック電極と同時に形成する。【解決手段】 GaAs基板1のFET領域に設けられた活性層2の両端部(コンタクト層4)などの上にオーミック電極(ソース電極、ドレイン電極)8を形成する際、キャパシタ形成領域にもオーミック電極と同一の金属材料(AuGe/Ni/Au)を堆積させて下層電極24を形成する。下層電極24の上に、SiNx膜25を形成し、その上に上層電極24を重ねてMIMキャパシタ28を作製する。
請求項(抜粋):
誘電体層を介して一対の電極を対向させたキャパシタと、当該キャパシタ以外の素子とを半導体基板に形成した半導体装置において、前記キャパシタ以外の素子のオーミック電極と、前記キャパシタのいずれか一方の電極とを同一の金属材料によって形成したことを特徴とする半導体装置。
IPC (3件):
H01L 27/04 ,  H01L 21/822 ,  H01L 27/095
FI (2件):
H01L 27/04 C ,  H01L 29/80 E
引用特許:
審査官引用 (8件)
  • 化合物半導体装置
    公報種別:公開公報   出願番号:特願平4-025028   出願人:株式会社日立製作所, 日立東部セミコンダクタ株式会社
  • 半導体素子
    公報種別:公開公報   出願番号:特願平5-033025   出願人:株式会社日立製作所, 日立東部セミコンダクタ株式会社
  • 半導体集積回路装置およびその製造方法
    公報種別:公開公報   出願番号:特願平6-109455   出願人:株式会社日立製作所, 日立東部セミコンダクタ株式会社
全件表示

前のページに戻る