特許
J-GLOBAL ID：200903002429626232

データ転送制御装置およびデータ転送方法

発明者：
佐々木 元

佐々木 元 について


出願人/特許権者：
株式会社メガチップス

株式会社メガチップス について


代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-382451
公開番号（公開出願番号）：特開2002-183080
出願日： 2000年12月15日
公開日（公表日）： 2002年06月28日
要約：
【要約】【課題】 CPUにかかる負荷を小さくしつつもDMA転送速度を高速にし得るDMAコントローラ(データ転送制御装置)を提供する点にある。【解決手段】 レジスタSREG1,SREG2およびEREG1,EREG2において主メモリの開始アドレスと終了アドレスの組を2組用意する。セレクタSEL1,SEL2は、主メモリの記憶領域Aの開始アドレスA、終了アドレスAと記憶領域Bの開始アドレスB、終了アドレスBとの間を切り換える。アドレスカウンターAC1は一方の組の開始アドレスを起点として順次増分した宛先アドレスを生成してアービタ45に出力し、アービタ45はメモリコントロール回路を制御して主メモリの当該宛先アドレスに対してDMA転送を実行する。CPU17にかかる負荷が軽減し、DMA転送速度が向上する。
請求項（抜粋）：
撮像センサから出力された画像信号を格納する主メモリと内部モジュール間のバスを介したデータ転送を制御するデータ転送制御装置であって、前記主メモリにおける複数の記憶領域の各々の開始アドレスと終了アドレスの組を複数格納するレジスタと、前記複数の組の中から1組の開始アドレスと終了アドレスを選択する選択回路と、前記選択回路から出力された開始アドレスを起点とし、当該開始アドレスと対をなす終了アドレスに達するまで順次変化する宛先アドレスを生成出力するアドレスカウンターと、前記主メモリを制御し且つ前記バスを獲得して当該宛先アドレスに対応する前記主メモリの記憶領域と前記内部モジュール間でデータ転送を実行させるメモリコントロール回路と、前記アドレスカウンターで生成された宛先アドレスが前記終了アドレスと一致した時点で、前記複数の組の中から次の1組の開始アドレスと終了アドレスを選択するように前記選択回路を制御するアドレス切換手段と、を備えることを特徴とするデータ転送制御装置。
IPC (3件)：
G06F 13/28 310 ,  G03B 19/02 ,  G06T 1/60 450
FI (3件)：
G06F 13/28 310 M ,  G03B 19/02 ,  G06T 1/60 450 E
Fターム (9件)：
2H054AA01 ,  5B047AA30 ,  5B047AB10 ,  5B047EA01 ,  5B047EB12 ,  5B047EB17 ,  5B061BA03 ,  5B061DD01 ,  5B061DD12
引用特許：
出願人引用 (10件)
全件表示
審査官引用 (19件)
全件表示

前のページに戻る

TOP

BOTTOM