特許

J-GLOBAL ID：200903002439548957

半導体記憶装置

発明者： 友谷 裕司
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-043794
公開番号（公開出願番号）：特開2002-246483
出願日： 2001年02月20日
公開日（公表日）： 2002年08月30日
要約：

【要約】【課題】 大容量のメモリセルアレイを持つ半導体記憶装置において、レイアウトサイズを大きくすることなく、動作の高速化と消費電力の低減とを実現する。【解決手段】 メモリセルアレイの1行のメモリセルに対して複数のグローバルワード線20、21を配置し、その各々のグローバルワード線20、21を上層及び下層の2つの配線層に形成する。従って、メモリセルサイズを大きくすることなく、1本のグローバルワード線に接続されるメモリセル数を実質的に減らすことができ、メモリセルの動作が高速化されると共に低消費電力になる。

請求項（抜粋）：

複数のメモリセルを行及び列方向にマトリクス状に配置したメモリセルアレイと、前記メモリセルアレイのロー方向のメモリセルを選択するローカルワード線と、前記メモリセルアレイのカラム方向のメモリセルのデータを伝達するビット線対と、前記ローカルワード線と接続され、前記ローカルワード線の配線層よりも上層の配線層に形成された複数本のグローバルワード線とを備え、前記複数本のグローバルワード線は少なくとも2種類の異なる配線層に形成されることを特徴とする半導体記憶装置。

IPC (5件)：

H01L 21/8244 ,  H01L 27/11 ,  G11C 11/413 ,  G11C 11/41 ,  G11C 29/00 603

FI (4件)：

G11C 29/00 603 G ,  H01L 27/10 381 ,  G11C 11/34 341 C ,  G11C 11/34 345

Fターム (22件)：

5B015JJ01 ,  5B015JJ22 ,  5B015JJ31 ,  5B015KA13 ,  5B015KA27 ,  5B015KA28 ,  5B015KA33 ,  5B015NN09 ,  5B015PP02 ,  5B015PP03 ,  5B015QQ01 ,  5F083BS27 ,  5F083GA03 ,  5F083GA05 ,  5F083KA03 ,  5F083LA09 ,  5F083LA12 ,  5F083LA16 ,  5F083ZA10 ,  5L106AA02 ,  5L106CC17 ,  5L106GG03

引用特許：

審査官引用 (3件)

• 半導体集積回路
  公報種別：公開公報   出願番号：特願平11-129558   出願人：富士通株式会社
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平11-110879   出願人：富士通株式会社
• ワード線ストラップ回路
  公報種別：公開公報   出願番号：特願平9-171895   出願人：テキサスインスツルメンツインコーポレイテツド