絶縁ゲート型トランジスタ及びその製造方法

発明者： , ,
出願人/特許権者：
代理人 (1件)：青山葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-108128
公開番号（公開出願番号）：特開2001-291865
出願日： 2000年04月10日
公開日（公表日）： 2001年10月19日
要約：

【要約】【課題】トランジスタの微細化が進展し、ゲート絶縁膜が薄膜化した状況下でも、表面チャネル型PMOSのゲート電極からゲート絶縁膜中へのボロンの拡散を抑制することができ、かつ、トランジスタの移動度の低下や固定電荷の増大等のデバイス特性に対する悪影響が生じないような絶縁ゲート型トランジスタおよびその製造方法を提供する。【解決手段】基板101上にゲート絶縁膜105とゲート電極107を順に設ける。ゲート絶縁膜105を設ける工程は、シリコン酸化膜105を形成する酸化膜形成処理(a)と、還元性雰囲気中でシリコン酸化膜105の表面部分105aを還元する還元処理(a-1)と、シリコン酸化膜105中に表面105s側から窒素を導入する窒化処理(b-1)を含む。

請求項（抜粋）：

基板上にゲート絶縁膜を介してゲート電極を備えた絶縁ゲート型トランジスタにおいて、シリコンと酸素と窒素を成分として含む上記ゲート絶縁膜は、表面における窒素濃度が1×1021cm-3以上であり、かつこのゲート絶縁膜と基板シリコンとの界面における窒素濃度が1×1019cm-3以下であるような窒素濃度分布を有することを特徴とする絶縁ゲート型トランジスタ。

IPC (4件)：

H01L 29/78 , H01L 21/318 , H01L 21/8238 , H01L 27/092

FI (4件)：

H01L 21/318 C , H01L 29/78 301 G , H01L 27/08 321 A , H01L 27/08 321 D

Fターム (39件)：

5F040DB03 , 5F040DC01 , 5F040EC07 , 5F040ED03 , 5F040ED06 , 5F040EF02 , 5F040EK01 , 5F040FA05 , 5F040FA07 , 5F040FA10 , 5F040FB02 , 5F040FB04 , 5F040FC15 , 5F040FC19 , 5F048AA07 , 5F048AA08 , 5F048AC03 , 5F048BA01 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB11 , 5F048BB12 , 5F048BB14 , 5F048BC06 , 5F048BE03 , 5F048BF06 , 5F048BG12 , 5F048DA27 , 5F058BC11 , 5F058BD04 , 5F058BD10 , 5F058BD15 , 5F058BE10 , 5F058BF55 , 5F058BF64 , 5F058BH02 , 5F058BH05 , 5F058BJ01

引用特許：

審査官引用 (5件)

デュアルゲートCMOS素子用の窒素注入された極めて薄いゲート酸化物の形成方法
公報種別：公開公報出願番号：特願平10-368058 出願人：シャープ株式会社, シャープ・マイクロエレクトロニクス・テクノロジー・インコーポレイテッド
電子デバイスのゲート酸化物を硬化させる方法及び半導体デバイス
公報種別：公開公報出願番号：特願平10-304413 出願人：エルエスアイロジックコーポレーション
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平4-180671 出願人：株式会社日立製作所

全件表示

前のページに戻る