特許
J-GLOBAL ID：200903003166494790

半導体装置及びその製造方法

発明者：
小澤 良夫

小澤 良夫 について

, 
藤塚 良太

藤塚 良太 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (22件)： 鈴江 武彦 ,  蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  橋本 良郎 ,  風間 鉄也 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2008-108048
公開番号（公開出願番号）：特開2009-260070
出願日： 2008年04月17日
公開日（公表日）： 2009年11月05日
要約：
【課題】隣接するメモリセル間での電荷の移動を効果的に防止することが可能な半導体装置を提供する。【解決手段】半導体基板11上に形成されたトンネル絶縁膜21と、トンネル絶縁膜上に形成され、少なくとも2つの互いに離隔された低酸素濃度部分22aと、隣接する低酸素濃度部分間に位置し且つ低酸素濃度部分よりも高い酸素濃度を有する高酸素濃度部分22bとを含んだ電荷蓄積絶縁膜22と、電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜23と、電荷ブロック絶縁膜上であって且つ低酸素濃度部分の上方に形成された制御ゲート電極24とを備える。【選択図】図1
請求項（抜粋）：
半導体基板上に形成されたトンネル絶縁膜と、 前記トンネル絶縁膜上に形成され、少なくとも2つの互いに離隔された低酸素濃度部分と、隣接する前記低酸素濃度部分間に位置し且つ前記低酸素濃度部分よりも高い酸素濃度を有する高酸素濃度部分とを含んだ電荷蓄積絶縁膜と、 前記電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜と、 前記電荷ブロック絶縁膜上であって且つ前記低酸素濃度部分の上方に形成された制御ゲート電極と、 を備えたことを特徴とする半導体装置。
IPC (4件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 29/788 ,  H01L 29/792
FI (2件)：
H01L27/10 434 ,  H01L29/78 371
Fターム (17件)：
5F083EP18 ,  5F083EP22 ,  5F083EP76 ,  5F083HA02 ,  5F083JA02 ,  5F083JA05 ,  5F083JA06 ,  5F083JA35 ,  5F083JA53 ,  5F083NA06 ,  5F083PR33 ,  5F083PR40 ,  5F101BA45 ,  5F101BA52 ,  5F101BB02 ,  5F101BD34 ,  5F101BD35
引用特許：
出願人引用 (6件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM