特許
J-GLOBAL ID：200903094097680876

半導体装置の製造方法

発明者：
松尾 一郎

松尾 一郎 について

, 
野呂 文彦

野呂 文彦 について

, 
荒井 雅利

荒井 雅利 について

, 
高橋 信義

高橋 信義 について

, 
吉田 幸司

吉田 幸司 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (2件)： 宮井 暎夫 ,  伊藤 誠
公報種別：公開公報
出願番号（国際出願番号）：特願2003-277420
公開番号（公開出願番号）：特開2005-045012
出願日： 2003年07月22日
公開日（公表日）： 2005年02月17日
要約：
【課題】 閾値電圧が安定し、特性・信頼性に優れた、ONO積層膜をゲート絶縁膜とし得る半導体装置の製造方法を提供する。 【解決手段】 半導体基板1上に酸化シリコン膜2、4および窒化シリコン膜3からなるONO積層膜5を形成した後、窒化シリコン膜3に対して以下のいずれかの電荷蓄積抑制処理を施す。電荷蓄積処理の後、プラズマ・ドライエッチングまたはプラズマ化学的気相成長法によりONO積層膜5に電荷を注入する。電荷蓄積処理は、未反応の水素および酸素の混合気体中において高温に加熱し水素および酸素を反応させて窒化シリコン膜3を酸化するもの、塩素を含む酸化雰囲気中で酸化する高温の水素雰囲気中で窒化シリコン膜を酸化するもの、などがある。【選択図】 図1
請求項（抜粋）：
半導体基板上に積層絶縁膜を形成する工程と、前記積層絶縁膜に電荷蓄積抑制処理を施す工程と、前記積層絶縁膜に電荷を注入する工程とを含む半導体装置の製造方法。
IPC (7件)：
H01L21/8247 ,  H01L21/316 ,  H01L27/115 ,  H01L27/148 ,  H01L29/78 ,  H01L29/788 ,  H01L29/792
FI (5件)：
H01L27/10 434 ,  H01L21/316 P ,  H01L29/78 371 ,  H01L27/14 B ,  H01L29/78 301G
Fターム (54件)：
4M118AB01 ,  4M118BA10 ,  4M118CB13 ,  4M118DA27 ,  4M118DA28 ,  4M118EA01 ,  4M118EA06 ,  4M118EA14 ,  4M118EA20 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD10 ,  5F058BH03 ,  5F058BH12 ,  5F058BH16 ,  5F058BH17 ,  5F058BJ01 ,  5F083EP18 ,  5F083EP22 ,  5F083EP48 ,  5F083ER21 ,  5F083GA27 ,  5F083JA04 ,  5F083PR03 ,  5F083PR12 ,  5F083PR13 ,  5F083PR21 ,  5F083PR33 ,  5F101BA45 ,  5F101BB02 ,  5F101BE07 ,  5F101BH02 ,  5F101BH03 ,  5F101BH14 ,  5F101BH16 ,  5F101BH17 ,  5F140AA06 ,  5F140AC32 ,  5F140AC38 ,  5F140BD02 ,  5F140BD05 ,  5F140BD07 ,  5F140BD09 ,  5F140BE15 ,  5F140BE16 ,  5F140BE17 ,  5F140BE19 ,  5F140BF01 ,  5F140BF04 ,  5F140BG41 ,  5F140BG43 ,  5F140BG44 ,  5F140BG56
引用特許：
出願人引用 (14件)
全件表示
審査官引用 (20件)
全件表示

前のページに戻る

TOP

BOTTOM