特許
J-GLOBAL ID:200903003170972966
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
八田 幹雄 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-278060
公開番号(公開出願番号):特開平11-186412
出願日: 1998年09月30日
公開日(公表日): 1999年07月09日
要約:
【要約】【課題】 セルの集積度を極大化し得る半導体装置及びその製造方法を提供する。【解決手段】 半導体基板上に、反復的に伸長する複数の埋没型拡散層と、この埋没型拡散層の上位にあってこの埋没型拡散層と直交して反復的に伸長する複数のワードラインとを具備する半導体装置において、複数のワードラインは、おのおの、左右非対称の多角形の断面を有し、かつ、奇数番目のワードライン同士及び偶数番目のワードライン同士がそれぞれ同一の断面形状を有するように反復的に配列されている。これにより、埋没拡散層の上にスペーサマスクを用いてゲート電極の幅を小さく形成できるため、メモリセルアレイ面積を50%程度に縮小できる。
請求項(抜粋):
半導体基板上に、反復的に伸長する複数の埋没型拡散層と、該埋没型拡散層の上位にあって該埋没型拡散層と直交して反復的に伸長する複数のワードラインとを具備する半導体装置において、前記複数のワードラインは、おのおの、左右非対称の多角形の断面を有し、かつ、奇数番目のワードライン同士及び偶数番目のワードライン同士がそれぞれ同一の断面形状を有するように反復的に配列されていることを特徴とする半導体装置。
IPC (2件):
H01L 21/8246
, H01L 27/112
引用特許: