特許
J-GLOBAL ID：200903037905259381

半導体メモリ装置及びその製造方法

発明者：
安部 太朗

安部 太朗 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平8-063106
公開番号（公開出願番号）：特開平9-260512
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：
【要約】【解決手段】 半導体基板上に形成された少なくとも1つのゲート電極と、前記半導体基板内において前記ゲート電極に対して直交するとともに、互いに並行して形成されたソース/ドレイン領域とからなる第1導電型チャネル・トランジスタを複数個有するメモリセル部と、前記半導体基板上に形成されたゲート電極と、ソース/ドレイン領域とからなる第1導電型チャネル・トランジスタを含む周辺回路部とから構成される半導体メモリ装置であって、前記メモリセル部における第1導電型チャネル・トランジスタのチャネルの不純物濃度が、前記周辺回路部における第1導電型チャネル・トランジスタのチャネルの不純物濃度よりも高い半導体メモリ装置。【効果】 メモリセル部における短チャネル効果を防止することができる。
請求項（抜粋）：
半導体基板上に形成された少なくとも1つのゲート電極と、前記半導体基板内において前記ゲート電極に対して直交するとともに、互いに並行して形成されたソース/ドレイン領域とからなる第1導電型チャネル・トランジスタを複数個有するメモリセル部と、前記半導体基板上に形成されたゲート電極と、ソース/ドレイン領域とからなる第1導電型チャネル・トランジスタを含む周辺回路部とから構成される半導体メモリ装置であって、前記メモリセル部における第1導電型チャネル・トランジスタのチャネルの不純物濃度が、前記周辺回路部における第1導電型チャネル・トランジスタのチャネルの不純物濃度よりも高いことを特徴とする半導体メモリ装置。
IPC (3件)：
H01L 21/8246 ,  H01L 27/112 ,  G11C 17/12
FI (2件)：
H01L 27/10 433 ,  G11C 17/00 304 Z
引用特許：
出願人引用 (10件)
  • 特開昭64-015965
  • 特開平3-058475
  • 半導体装置の製法
    公報種別：公開公報   出願番号：特願平5-239982   出願人：ソニー株式会社
全件表示
審査官引用 (10件)
  • 特開昭64-015965
  • 特開平3-058475
  • 半導体装置の製法
    公報種別：公開公報   出願番号：特願平5-239982   出願人：ソニー株式会社
全件表示

前のページに戻る

TOP

BOTTOM