デジタルスイッチング回路

発明者：
出願人/特許権者：
代理人 (3件)：森哲也 , 内藤嘉昭 , 崔秀▲てつ▼
公報種別：公開公報
出願番号（国際出願番号）：特願2005-023450
公開番号（公開出願番号）：特開2006-211523
出願日： 2005年01月31日
公開日（公表日）： 2006年08月10日
要約：

【課題】不要輻射の少ないデジタルスイッチング回路の提供【解決手段】この発明は、4つの駆動用スイッチング素子SW1〜SW4で差動出力を行うデジタルスイッチング回路であって、さらに出力端子T1、2の間に5つ目のスイッチング素子SW5を設けるようにした。そして、ゼロ電圧出力状態において、スイッチング素子SW5をオンさせ、出力端子T1、2を電圧V1と電圧V2の中点電位になるようにした。【選択図】図1

請求項（抜粋）：

各々が独立してオンオフ制御できる制御端子を有する第1、第2、第3、第4、および第5のスイッチング素子からなり、前記第1のスイッチング素子は第1の電圧端子と第1の出力端子の間に接続され、前記第2のスイッチング素子は第2の電圧端子と第1の出力端子の間に接続され、前記第3のスイッチング素子は第1の電圧端子と第2の出力端子の間に接続され、前記第4のスイッチング素子は第2の電圧端子と第2の出力端子の間に接続され、前記第5のスイッチング素子は第1の出力端子と第2の出力端子の間に接続され、第1 の出力状態では、前記第1、第4 のスイッチング素子がそれぞれオンし、前記第2、第3、第5のスイッチング素子がそれぞれオフし、第2の出力状態では、前記第2、第3のスイッチング素子がそれぞれオンし、前記第1、第4、第5のスイッチング素子がそれぞれオフし、第3の出力状態では、第5のスイッチング素子がオンし、第1、第2、第3、第4のスイッチング素子がそれぞれオフすることを特徴とするデジタルスイッチング回路。

IPC (1件)：

H03F 3/217

FI (1件)：

H03F3/217

Fターム (26件)：

5J500AA02 , 5J500AA18 , 5J500AA24 , 5J500AA27 , 5J500AA41 , 5J500AA66 , 5J500AC51 , 5J500AF04 , 5J500AH10 , 5J500AH17 , 5J500AH25 , 5J500AH38 , 5J500AH39 , 5J500AK00 , 5J500AK02 , 5J500AK04 , 5J500AK41 , 5J500AK47 , 5J500AK53 , 5J500AM11 , 5J500AM21 , 5J500AS05 , 5J500AT01 , 5J500AT06 , 5J500WU01 , 5J500WU09

引用特許：

出願人引用 (1件)

米国特許第6614297号公報

審査官引用 (5件)

三状態パワースイッチへの小さい入力信号の線形化のためのデジタル信号処理
公報種別：公表公報出願番号：特願平9-518901 出願人：アポジー・テクノロジー・インコーポレイテツド
D級増幅器
公報種別：公開公報出願番号：特願2004-231068 出願人：マーベルワールドトレードリミテッド
デジタルアンプ
公報種別：公開公報出願番号：特願2001-014285 出願人：アルパイン株式会社

全件表示

前のページに戻る