特許
J-GLOBAL ID：200903003515092840

RRAMアレイの製造方法及びRRAM

発明者：
シェン・テン・スー

シェン・テン・スー について

, 
ウェイ・パン

ウェイ・パン について

, 
ウェイ-ウェイ・ザン

ウェイ-ウェイ・ザン について

, 
フェンヤン・ツアン

フェンヤン・ツアン について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (2件)： 政木 良文 ,  橋本 薫
公報種別：公開公報
出願番号（国際出願番号）：特願2004-036223
公開番号（公開出願番号）：特開2004-260162
出願日： 2004年02月13日
公開日（公表日）： 2004年09月16日
要約：
【課題】 大容量で高速動作可能な低電気容量の1R1D型のRRAMアレイ及び製造方法を提供する。【解決手段】 フローティングp型ウェルを備えた1抵抗1ダイオード(1R1D)型のRRAMアレイの製造方法が、集積回路基板202を形成する工程と、基板上202にシリコンのn型埋め込み層204を形成する工程と、n型埋め込み層204上にシリコンのp型ウェル206を形成する工程と、p型ウェル206上に1R1D型のRRAMアレイ208を形成する工程とを備える。典型例では、n型サイドウォール210とn型埋め込み層204を組み合わせてシリコンのn型ウェルが形成され、p型ウェル206がn型ウェル内に形成される。更に、p型ウェル206がサイドウォール212を有し、酸化物絶縁体214をサイドウォール212上で、n型ウェルとRRAMアレイ208の間に形成する。【選択図】 図2
請求項（抜粋）：
集積回路基板を形成する工程と、 前記基板上にシリコンのn型埋め込み層を形成する工程と、 前記n型埋め込み層上にシリコンのp型ウェルを形成する工程と、 前記p型ウェル上に1抵抗1ダイオード型のRRAMアレイを形成する工程と、 を有することを特徴とするフローティングp型ウェルを備えた1抵抗1ダイオード型のRRAMアレイの製造方法。
IPC (1件)：
H01L27/10
FI (1件)：
H01L27/10 451
Fターム (7件)：
5F083FZ10 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA60 ,  5F083NA01 ,  5F083PR36
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM