半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：深見久郎 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-231587
公開番号（公開出願番号）：特開2003-249626
出願日： 2002年08月08日
公開日（公表日）： 2003年09月05日
要約：

【要約】【課題】高集積化が可能な半導体記憶装置を提供する。【解決手段】半導体記憶装置351は、シリコン基板1と、シリコン基板1上に形成されたバイポーラトランジスタ101aおよび101bと、バイポーラトランジスタ101aおよび101bの一部分を受入れ、かつシリコン基板1の表面に達するコンタクトホール61を有し、シリコン基板1の上に形成された層間絶縁膜60と、バイポーラトランジスタ101a〜101cに電気的に接続される記憶素子31a〜31cとを備える。記憶素子31a〜31cは、電気抵抗が相対的に高い第1の状態と、電気抵抗が相対的に低い第2の状態とを有する。

請求項（抜粋）：

半導体基板と、前記半導体基板の上に形成された接合型トランジスタと、前記接合型トランジスタの少なくとも一部分を受入れ、かつ前記半導体基板の表面に達する孔を有し、前記半導体基板の上に形成された絶縁層と、前記孔の中に設けられた前記接合型トランジスタの一部分に電気的に接続された記憶素子とを備え、前記記憶素子は、電気抵抗が相対的に高い第1の状態と、電気抵抗が相対的に低い第2の状態とを有し、前記接合型トランジスタは、前記半導体基板に形成された第1導電型のウエル領域と、前記孔に対面するように前記第1導電型のウエル領域に形成された第2導電型の不純物領域と、前記第2導電型の不純物領域に接触するように前記孔の中に設けられた第1導電型の導電領域とを含む、半導体記憶装置。

IPC (5件)：

H01L 27/10 451 , G11C 11/15 110 , H01L 27/105 , H01L 43/08 , H01L 45/00

FI (5件)：

H01L 27/10 451 , G11C 11/15 110 , H01L 43/08 Z , H01L 45/00 A , H01L 27/10 447

Fターム (15件)：

5F083FZ10 , 5F083GA09 , 5F083JA24 , 5F083JA60 , 5F083LA03 , 5F083LA04 , 5F083LA05 , 5F083LA12 , 5F083MA06 , 5F083MA20 , 5F083NA01 , 5F083PR40 , 5F083ZA10 , 5F083ZA12 , 5F083ZA21

引用特許：

審査官引用 (7件)

特開平4-232687
マトリックス型強誘電体メモリ
公報種別：公開公報出願番号：特願平5-028087 出願人：オリンパス光学工業株式会社, シメトリックス・コーポレーション
電気的消去可能でプログラム可能なリードオンリメモリ
公報種別：公開公報出願番号：特願平7-107713 出願人：三星電子株式会社

全件表示

前のページに戻る