半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：山本秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平7-316940
公開番号（公開出願番号）：特開平9-161498
出願日： 1995年12月05日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】不良ビット線をリファレンス線とイコライズすることを防止する半導体記憶装置を提供する。【解決手段】列アドレス比較回路2が複数のビット線の中から任意のビット線を特定するアドレス信号を受け取り、前記特定されたビット線が正常なビット線か不良ビット線かを、前記アドレス信号に基づいて判断し、判断した情報を含む制御信号を選択イコライズ手段5に出力する。前記特定されたビット線が正常なビット線である場合、選択イコライズ手段5が前記特定されたビット線の電位とリファレンス線の電位とを等しくする。前記特定されたビット線が不良ビット線である場合、前記選択イコライズ手段5が少なくとも1つの予備ビット線のうちの1つの予備ビット線の電位と前記リファレンス線の電位とを等しくする。

請求項（抜粋）：

それぞれが複数のメモリセルに接続されている複数のビット線と、それぞれが複数の予備メモリセルに接続されている少なくとも1つの予備ビット線と、基準の電位が与えられるリファレンス線と、複数のビット線の中から任意のビット線を特定するアドレス信号を受け取り、該特定されたビット線が正常なビット線か不良ビット線かを、該アドレス信号に基づいて判断する判断手段と、該特定されたビット線が正常なビット線である場合、該特定されたビット線の電位と該リファレンス線の電位とを等しくし、該特定されたビット線が不良ビット線である場合、該少なくとも1つの予備ビット線のうちの1つの予備ビット線の電位と該リファレンス線の電位とを等しくするイコライズ手段と、を備えた半導体記憶装置。

IPC (3件)：

G11C 29/00 301 , G11C 11/41 , G11C 11/413

FI (3件)：

G11C 29/00 301 C , G11C 11/34 M , G11C 11/34 341 C

引用特許：

審査官引用 (7件)

特公平6-082520
半導体記憶装置
公報種別：公開公報出願番号：特願平4-212749 出願人：株式会社東芝, 東芝マイクロエレクトロニクス株式会社
不揮発性半導体記憶装置
公報種別：公開公報出願番号：特願平3-359812 出願人：日本電気株式会社

全件表示

前のページに戻る