特許
J-GLOBAL ID：200903003717932018

半導体回路

発明者：
久保野 文夫

久保野 文夫 について

, 
末吉 正弘

末吉 正弘 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願2001-042445
公開番号（公開出願番号）：特開2002-244757
出願日： 2001年02月19日
公開日（公表日）： 2002年08月30日
要約：
【要約】【課題】 実行するプログラムの秘匿性を高めることができる半導体回路を提供する。【解決手段】 CPU37が、秘匿性のあるモジュールPM_1を実行する場合に、CPU37が内部メモリ32にアクセスしている間、スイッチ回路34および選択回路36を非接続状態にして、半導体チップ31の外部からCPUデータバス40へのアクセスを遮断する。一方、CPU37が内部メモリ32にアクセスしていない間は、スイッチ回路34および選択回路36を接続状態にして、外部からのアクセスを許可する。
請求項（抜粋）：
プログラムを実行する半導体回路であって、第1の伝送路と、前記プログラムを実行するための命令またはデータを記憶する記憶回路と、前記第1の伝送路を介して前記記憶回路から読み出した前記命令に基づいて動作する演算回路と、第1の制御信号に基づいて前記第1の伝送路と前記記憶回路との間を接続状態および非接続状態の何れか一方にする第1の接続切換回路と、第2の制御信号に基づいて、当該半導体回路の外部の第2の伝送路と前記第1の伝送路との間を接続状態および非接続状態の何れか一方にする第2の接続切換回路と、接続を指示する前記第1の制御信号を前記第1の接続切換回路に出力するときに、非接続を指示する前記第2の制御信号を前記第2の接続切換回路に出力し、非接続を指示する前記第1の制御信号を前記第1の接続切換回路に出力するときに、接続を指示する前記第2の制御信号を前記第2の接続切換回路に出力する接続制御回路とを有する半導体回路。
IPC (3件)：
G06F 1/00 ,  G06F 12/14 320 ,  G06F 13/16 510
FI (3件)：
G06F 12/14 320 B ,  G06F 13/16 510 C ,  G06F 9/06 660 L
Fターム (11件)：
5B017AA03 ,  5B017AA08 ,  5B017BA01 ,  5B017BA07 ,  5B017BB03 ,  5B017BB09 ,  5B017CA01 ,  5B017CA11 ,  5B017CA15 ,  5B060MB00 ,  5B076FC08
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM