半導体装置の製造方法

発明者： , , , , , , , , ,
出願人/特許権者：
代理人 (1件)：大西健治
公報種別：公開公報
出願番号（国際出願番号）：特願2003-192833
公開番号（公開出願番号）：特開2004-006930
出願日： 2003年07月07日
公開日（公表日）： 2004年01月08日
要約：

【目的】熱処理により縮小された開孔部を有するレジスト膜を用いて、複数の繰り返しパターンを絶縁膜にエッチングする際に、レジスト高さの低下やレジスト形状の変形を抑制する。【構成】まず、半導体基板上に被エッチング膜を形成し、この被エッチング膜上にレジスト膜31を形成する。次に、この第1のレジスト膜31に、第1回目の開孔部形成工程により開孔部32を形成する。その後、第1のレジスト膜31が除去された被エッチング膜上に第2のレジスト膜を形成する。次に、この第2のレジスト膜に、第2回目の開孔部形成工程により開孔部33を形成する。【選択図】図3

請求項（抜粋）：

半導体基板上に被エッチング膜を形成する工程と、前記被エッチング膜上に第1のレジスト膜を形成する工程と、前記第1のレジスト膜に第1の開孔部と、前記第1の開孔部から所定間隔離間した第2の開孔部を形成する工程と、前記第1および第2の開孔部の形成された前記第1のレジストに熱処理を施すことにより前記第1および第2の開孔部を縮小させる工程と、縮小された前記第1および第2の開孔部に対応する第3および第4の開孔部を前記被エッチング膜に形成する工程と、前記被エッチング膜に前記第3および第4の開孔部を形成した後、前記第1のレジスト膜を除去する工程と、前記第1のレジスト膜が除去された前記被エッチング膜上に第2のレジスト膜を形成する工程と、前記第2のレジスト膜の前記第3および第4の開孔部間に対応する領域に第5の開孔部を形成する工程と、前記第5の開孔部の形成された前記第2のレジスト膜に熱処理を施すことにより前記第5の開孔部を縮小させる工程と、縮小された前記第5の開孔部に対応する第6の開孔部を前記被エッチング膜に形成する工程と、を含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L21/768 , H01L21/28 , H01L21/3065

FI (3件)：

H01L21/90 C , H01L21/28 L , H01L21/302 105A

Fターム (18件)：

4M104DD07 , 4M104DD16 , 4M104HH14 , 5F004AA16 , 5F004BD04 , 5F004DB03 , 5F004EA01 , 5F004EA08 , 5F004EA25 , 5F004EA28 , 5F033QQ12 , 5F033QQ26 , 5F033QQ37 , 5F033QQ72 , 5F033QQ75 , 5F033RR04 , 5F033SS11 , 5F033XX03

引用特許：

審査官引用 (5件)

特開平4-364021
特開平4-143765
半導体装置の製造方法
公報種別：公開公報出願番号：特願平8-195905 出願人：株式会社東芝

全件表示

前のページに戻る