特許
J-GLOBAL ID：200903003939272040
薄膜トランジスタおよびその製法
発明者：
出願人/特許権者：
代理人 (1件)：
朝日奈 宗太 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-012823
公開番号（公開出願番号）：特開平10-209462
出願日： 1997年01月27日
公開日（公表日）： 1998年08月07日
要約：
【要約】【課題】 アクティブマトリクス型液晶表示装置に使用される薄膜トランジスタの直列抵抗低減、光照射時における光生成電流低減およびオフ電流低減を実現させ、コントラスト比が良好で画像安定性にすぐれたアクティブマトリクス液晶表示装置をうる。【解決手段】 絶縁性基板ならびに該絶縁性基板上に設けられる、ゲート電極となる第1の導電膜層、該第1の導電膜層上のゲート絶縁膜層となる第1の絶縁膜層、該第1の絶縁膜層上のノンドープの半導体層、および該半導体層のソース領域上に形成されるソース電極と前記半導体層のドレイン領域上に形成されるドレイン電極とになる第2の導電膜層からなる薄膜トランジスタであって、前記半導体層のソース領域および前記半導体層のドレイン領域にはn型の不純物が注入された接合が形成されてなることを特徴とする薄膜トランジスタ。
請求項（抜粋）：
絶縁性基板ならびに該絶縁性基板上に設けられる、ゲート電極となる第1の導電膜層、該第1の導電膜層上のゲート絶縁膜層となる第1の絶縁膜層、該第1の絶縁膜層上のノンドープの半導体層、および該半導体層のソース領域上に形成されるソース電極と前記半導体層のドレイン領域上に形成されるドレイン電極とになる第2の導電膜層からなる薄膜トランジスタであって、前記半導体層のソース領域および前記半導体層のドレイン領域にはn型の不純物が注入された接合が形成されてなることを特徴とする薄膜トランジスタ。
IPC (3件)：
H01L 29/786
, H01L 21/265
, H01L 21/336
H01L 29/78 616 S
, H01L 21/265 P
, H01L 29/78 616 U
, H01L 29/78 616 L
