特許
J-GLOBAL ID：200903003961488464

半導体装置の製造方法及び半導体装置

発明者：
福留 秀暢

福留 秀暢 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 服部 毅巖
公報種別：公開公報
出願番号（国際出願番号）：特願2005-061593
公開番号（公開出願番号）：特開2006-239843
出願日： 2005年03月04日
公開日（公表日）： 2006年09月14日
要約：
【課題】 半導体層の膜圧の減少を抑制する。【解決手段】 探針であるチップ10、及び、複数のシリコン原子21からなるSi層20とBOX30とを有する半導体基板表面の間に電圧が印加される。また、微小振動させたチップ10が半導体基板に近づけられる。すると、半導体基板を原子単位で微細加工でき、所定の場所を原点とした座標に基づいて半導体基板における素子分離等ができるので、マスクが不要となってリソグラフィーやエッチングが不要となる。【選択図】 図1
請求項（抜粋）：
走査型トンネル顕微鏡を用いた半導体装置の製造方法において、 探針と半導体基板表面との間に電圧を印加しつつ、微小振動させた前記探針を前記半導体基板に近づけることにより、前記半導体基板を原子単位で微細加工することを特徴とする半導体装置の製造方法。
IPC (3件)：
B82B 3/00 ,  G01N 13/10 ,  H01L 29/06
FI (3件)：
B82B3/00 ,  G01N13/10 F ,  H01L29/06 601N
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示
引用文献：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM