薄膜半導体装置の製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：岩橋文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-062766
公開番号（公開出願番号）：特開2000-260995
出願日： 1999年03月10日
公開日（公表日）： 2000年09月22日
要約：

【要約】【課題】駆動回路内蔵型液晶表示装置においては、回路を構成する薄膜トランジスタの特性が装置の性能を左右する。薄膜トランジスタの性能で特に重要なものはしきい値電圧(Vt)である。しきい値電圧は、トランジスタ特性のドレイン電流(Id)が流れ始める時のゲート電圧(Vg)に大きく影響を受けるので、しきい値電圧を制御する上で最も重要なことは、この電圧を制御することである。【解決手段】チャネル部分を構成するアンダーコート膜と半導体層の界面、半導体層とゲート絶縁膜界面に不純物を全く含まないように連続成膜を行ったり、特定の処理液でエッチングして不純物を完全に除去をして清浄な界面を形成することによってトランジスタを形成する。

請求項（抜粋）：

ソース領域、ドレイン領域、ゲート領域を有する薄膜半導体装置の製造方法であって、絶縁性基板上にアンダーコート膜とアモルファスシリコン膜を真空中で連続的に所定の膜厚に成膜する工程と、前記アモルファスシリコン膜を大気にさらすことなく連続でレーザーアニールを施してポリシリコン膜にする工程と、しかる後、前記ポリシリコン膜を大気にさらすことなく連続的に第1のゲート絶縁膜を所定の厚さ形成する工程と、しかる後、トランジスタ形成領域にのみ前記ポリシリコン膜と前記第1のゲート絶縁膜を選択的に残す工程と、前記ポリシリコン膜および第1のゲート絶縁膜上全面に第2のゲート絶縁膜を所定の厚さ形成する工程と、しかる後、ゲート電極をチャネルが形成されるべき位置に選択的に形成する工程と、前記ゲート電極をマスクに不純物を注入して、ソース領域、ドレイン領域を形成する工程と、その後全面に層間絶縁間膜を形成し、前記ソース領域および前記ドレイン領域に対応した位置にのみコンタクトホールを形成する工程と、メタル電極を前記コンタクトホール内に形成してソース電極、ドレイン電極を形成する工程とを具備することを特徴とする薄膜半導体装置の製造方法。

IPC (4件)：

H01L 29/786 , H01L 21/336 , G02F 1/136 500 , H01L 21/20

FI (5件)：

H01L 29/78 627 B , G02F 1/136 500 , H01L 21/20 , H01L 29/78 626 C , H01L 29/78 627 G

Fターム (50件)：

2H092JA24 , 2H092JA37 , 2H092JA41 , 2H092KA04 , 2H092MA05 , 2H092MA07 , 2H092MA19 , 2H092MA29 , 2H092MA30 , 2H092NA22 , 2H092NA26 , 5F052AA02 , 5F052DA02 , 5F052DB03 , 5F052JA01 , 5F110AA01 , 5F110AA08 , 5F110BB01 , 5F110CC02 , 5F110DD02 , 5F110DD13 , 5F110DD14 , 5F110EE03 , 5F110EE04 , 5F110EE14 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF30 , 5F110GG02 , 5F110GG13 , 5F110GG25 , 5F110GG45 , 5F110GG57 , 5F110GG58 , 5F110HJ01 , 5F110HJ13 , 5F110HL03 , 5F110HL04 , 5F110HL11 , 5F110NN02 , 5F110NN23 , 5F110NN35 , 5F110PP03 , 5F110PP31 , 5F110PP35 , 5F110PP38 , 5F110QQ04 , 5F110QQ05 , 5F110QQ09

引用特許：

審査官引用 (8件)

薄膜トランジスタの製造方法
公報種別：公開公報出願番号：特願平8-252088 出願人：セイコーエプソン株式会社
レーザー照射システム及びその応用方法
公報種別：公開公報出願番号：特願平8-305957 出願人：株式会社半導体エネルギー研究所
薄膜トランジスタの製造方法及び製造装置
公報種別：公開公報出願番号：特願平8-069698 出願人：株式会社日立製作所

全件表示

前のページに戻る