特許
J-GLOBAL ID：200903004366892487

半導体パッケージ及び半導体パッケージの製造方法

発明者：
吉岡 心平

吉岡 心平 について

, 
渡邉 尚威

渡邉 尚威 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (8件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-250134
公開番号（公開出願番号）：特開2009-081308
出願日： 2007年09月26日
公開日（公表日）： 2009年04月16日
要約：
【課題】製造工程を低減することが可能な半導体パッケージ、及び、半導体パッケージの製造方法を提供すること。【解決手段】第1主面11及び第2主面12を有する半導体素子10と、第1主面11側に設けられた第1電極板20と、第2主面12側に設けられた第2電極板30と、半導体素子10及び第1電極板20の間に設けられた配線基板40とを備え、第1電極板20に設けられた突起部22の側面に複数の開口部26と、配線基板40の突起部22が貫入される貫入口43の内側面に設けられ、開口部26に対応する複数の係合部45と、をそれぞれ係合させることで半導体パッケージ1が構成されている。【選択図】図2
請求項（抜粋）：
板状に形成され、第1の主面の中心部に設けられたゲート電極、第1の主面の前記ゲート電極の周囲に設けられたエミッタ電極、及び、第2の主面に設けられたコレクタ電極を有する半導体素子と、 板状に形成され、前記第1の主面に対向する一方の面に設けられ前記エミッタ電極の少なくとも一部と当接する突起部、この突起部の中心に設けられた貫通孔、この貫通孔の内周面の一部であって他方の面側に設けられた台座部、前記突起部に設けられ前記貫通孔から前記突起部の外側面まで形成された連通路、及び、前記突起部の外側面に設けられた複数の開口部を有する第1電極板と、 前記半導体素子と前記第1電極板との間に積層されるとともに狭持可能な板状に形成され、前記突起部が貫入される貫入口、その基端が前記貫入口の内周面に設けられ、その先端が前記貫通孔内部に位置するとともに前記台座部に保持され、前記連通路を介して延出する突出部、この突出部の先端に設けられ前記ゲート電極に電気的に接続される制御電極、及び、前記貫入口の内周面に複数設けられるとともに前記複数の開口部にそれぞれ係合し、その先端が前記突起部の外側面の内側に位置する係合部を有する配線基板と、 板状に形成され、その一方の主面に設けられ、前記コレクタ電極と電気的に接続される第2電極と、を備えることを特徴とする半導体パッケージ。
IPC (1件)：
H01L 23/48
FI (2件)：
H01L23/48 P ,  H01L23/48 J
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM