半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-255622
公開番号（公開出願番号）：特開2000-091318
出願日： 1998年09月09日
公開日（公表日）： 2000年03月31日
要約：

【要約】【課題】 DUVレジストパターンを使ったドライエッチング工程を含む半導体装置の製造方法において、レジストパターンのファセッティングを回避し、同時に得られるパターン幅のパターン密度依存性を回避する。【解決手段】レジストパターンを、ドライエッチング工程に先立って、非堆積性のガスを使ったプラズマに曝露し、レジスト表面に硬化層を形成する。

請求項（抜粋）：

導電体層上にレジストパターンを形成する工程と、前記レジストパターンに対して、希ガスプラズマ、希ガスとフッ素系ガスの混合ガスプラズマ、あるいはN2 ガスプラズマを照射する工程と、前記混合ガスプラズマを照射されたレジストパターンをマスクとして、前記導電体層をドライエッチングする工程とを含み、反射防止膜を除去する工程を、前記混合ガスプラズマを照射する工程において実行することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/3065 , H01L 21/3213

FI (2件)：

H01L 21/302 F , H01L 21/88 D

Fターム (62件)：

5F004AA01 , 5F004AA16 , 5F004BA04 , 5F004BA14 , 5F004BB11 , 5F004BB18 , 5F004BD02 , 5F004BD07 , 5F004CA01 , 5F004DA00 , 5F004DA01 , 5F004DA02 , 5F004DA03 , 5F004DA04 , 5F004DA06 , 5F004DA07 , 5F004DA08 , 5F004DA09 , 5F004DA10 , 5F004DA11 , 5F004DA15 , 5F004DA16 , 5F004DA17 , 5F004DA18 , 5F004DA19 , 5F004DA20 , 5F004DA22 , 5F004DA23 , 5F004DA25 , 5F004DA26 , 5F004DB02 , 5F004DB03 , 5F004DB08 , 5F004DB09 , 5F004DB12 , 5F004EA22 , 5F004EB01 , 5F004EB02 , 5F004EB03 , 5F004FA02 , 5F004FA08 , 5F033HH04 , 5F033HH09 , 5F033HH18 , 5F033HH33 , 5F033MM08 , 5F033MM13 , 5F033MM15 , 5F033QQ00 , 5F033QQ03 , 5F033QQ04 , 5F033QQ08 , 5F033QQ09 , 5F033QQ10 , 5F033QQ13 , 5F033QQ37 , 5F033QQ98 , 5F033RR01 , 5F033RR04 , 5F033RR08 , 5F033RR25 , 5F033SS11

引用特許：

審査官引用 (7件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平6-292988 出願人：三菱電機株式会社
ドライエッチング方法
公報種別：公開公報出願番号：特願平5-236271 出願人：ソニー株式会社
半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平8-331318 出願人：富士通株式会社

全件表示

前のページに戻る