特許

J-GLOBAL ID：200903004590638774

1T/1C強誘電体メモリのためのセンス方法論

発明者： デニス アール. ウィルソン ,  ウィリアム エフ. クラウス ,  ラーク エドワード リーマン
出願人/特許権者： ラムトロン・インターナショナル・コーポレーション
代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-325573
公開番号（公開出願番号）：特開平11-232881
出願日： 1998年11月16日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】 1T/1Cの強誘電体メモリアーキテクチャ、相互接続アプローチ、作動方法論、検出制御シーケンス、および雑音問題を最少にするレイアウト構成を提供する。【解決手段】 ワードライン、ビットライン、及びプレートラインに結合されたメモリセルを有する強誘電体メモリを動作させる方法であって、該ワードライン(WLO)をターンオンさせる(t2)ステップと、該プレートライン(CPL)に電圧を印加し(t1)該ビットライン(BL、BLb)上に電荷を生じさせる(t2)ステップと、該ワードライン(WLO)をターンオフする(t4)ステップと、該ワードライン(WLO)がオフである(t4〜t7)うちに、該ビットライン(BL、BLb)上の該電荷を検出する(t5、t6)ステップと、を備えることによって、強誘電体メモリを動作させる。

請求項（抜粋）：

ワードライン、ビットライン、及びプレートラインに結合されたメモリセルを有する強誘電体メモリを動作させる方法であって、該ワードラインをターンオンさせ、該プレートラインに電圧を印加し該ビットライン上に電荷を生じさせ、該ワードラインをターンオフし、該ワードラインがオフであるうちに、該ビットライン上の該電荷を検出する、方法。

IPC (5件)：

G11C 14/00 ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242

FI (5件)：

G11C 11/34 352 A ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 27/10 681 G

引用特許：

審査官引用 (4件)

• 基準電位発生装置および半導体メモリ装置
  公報種別：公開公報   出願番号：特願平6-050271   出願人：松下電器産業株式会社
• 強誘電体コンデンサのリフレツシユ
  公報種別：公開公報   出願番号：特願平4-004864   出願人：ナシヨナルセミコンダクタコーポレイシヨン
• 読出電圧と書込電圧とが異なる強誘電性メモリ感知方法
  公報種別：公開公報   出願番号：特願平8-076594   出願人：ラムトロン・インターナショナル・コーポレーション
• 特開平1-158691