特許
J-GLOBAL ID：200903004616617410

半導体チップ収容トレイ及び半導体チップの搬送方法

発明者：
矢澤 和夫

矢澤 和夫 について


出願人/特許権者：
セイコーエプソン株式会社

セイコーエプソン株式会社 について


代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2005-297270
公開番号（公開出願番号）：特開2007-109763
出願日： 2005年10月12日
公開日（公表日）： 2007年04月26日
要約：
【課題】 従来と比べて半導体チップの搬送コストを低くすることができる半導体チップ収容トレイを提供する。【解決手段】 本発明に係る半導体チップ収容トレイ1は、複数積み重ねて使用される半導体チップ収容トレイであって、ベース板1aと、ベース板1aの上面に設けられ、半導体チップを収容する複数のエリア1bの境界に沿って部分的に設けられた上面リブ2と、ベース板1aの下面に、エリア1bの境界に沿って部分的に設けられることにより、半導体チップ収容トレイ1が複数積み重ねられた場合に上面リブ2と噛み合う、下面リブとを具備する。積み重ねられた場合に上段のベース板1aと下段のベース板1aの間隔が従来と比べて小さくなるため、紙を用いる必要がなくなる。【選択図】 図1
請求項（抜粋）：
複数積み重ねて使用される半導体チップ収容トレイであって、 ベース板と、 前記ベース板の上面に設けられ、該ベース板上の空間を複数のエリアに分割するために、該エリアの境界に沿って部分的に設けられた上面リブと、 前記ベース板の下面に設けられ、該ベース板下の空間を分割し、前記半導体チップ収容トレイが複数積み重ねられた場合に前記上面リブに嵌る下面リブと、 を具備する半導体チップ収容トレイ。
IPC (3件)：
H01L 21/673 ,  B65D 85/86 ,  B65D 21/02
FI (4件)：
H01L21/68 U ,  B65D85/38 J ,  B65D85/38 R ,  B65D21/02 A
Fターム (30件)：
3E006AA01 ,  3E006BA01 ,  3E006CA01 ,  3E006DA03 ,  3E006DB03 ,  3E096AA06 ,  3E096BA08 ,  3E096BB03 ,  3E096CA06 ,  3E096CC02 ,  3E096DA01 ,  3E096DA23 ,  3E096DB01 ,  3E096DC01 ,  3E096EA02X ,  3E096EA02Y ,  3E096FA09 ,  3E096FA30 ,  3E096GA05 ,  3E096GA09 ,  5F031CA13 ,  5F031DA05 ,  5F031EA02 ,  5F031EA10 ,  5F031EA18 ,  5F031EA20 ,  5F031FA03 ,  5F031FA09 ,  5F031FA22 ,  5F031KA03
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM