特許
J-GLOBAL ID：200903004662716104

半導体素子の試験装置および試験方法

発明者：
増馬 慶孝

増馬 慶孝 について


出願人/特許権者：
富士電機デバイステクノロジー株式会社

富士電機デバイステクノロジー株式会社 について


代理人 (1件)： 山本 浩
公報種別：公開公報
出願番号（国際出願番号）：特願2005-164016
公開番号（公開出願番号）：特開2006-337247
出願日： 2005年06月03日
公開日（公表日）： 2006年12月14日
要約：
【課題】パワー半導体チップの試験を行う際、チップ電極と試験装置の接触子との接触点を増加させて接触抵抗を低下させるとともに、連続して行うため、チップ裏面を損傷させるような溶融痕を除去するなどのメンテナンスを不要とする。【解決手段】半導体素子1の電極を形成する材料のバルクの弾性係数より低い弾性係数を有し、ほぼ平坦な面を有する外形に形成して導電性繊維の集合体61を接触子とすることでチップ電極のキズや接触子の溶融痕の発生を防ぎ、連続試験を可能とする。【選択図】図1
請求項（抜粋）：
半導体素子の電極と接触する接触子であって、ほぼ平坦な面を有する外形に形成され、空隙により弾性係数を前記電極を形成する材料のバルクの弾性係数より低い弾性係数とした接触子を備えることを特徴とする半導体素子の試験装置。
IPC (2件)：
G01R 1/073 ,  G01R 31/26
FI (2件)：
G01R1/073 F ,  G01R31/26 J
Fターム (13件)：
2G003AA00 ,  2G003AA10 ,  2G003AG04 ,  2G003AG12 ,  2G003AH07 ,  2G011AA01 ,  2G011AB01 ,  2G011AB04 ,  2G011AB07 ,  2G011AB08 ,  2G011AC14 ,  2G011AE03 ,  2G011AF07
引用特許：
出願人引用 (2件) 審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM