特許

J-GLOBAL ID：200903004731995894

半導体メモリ

発明者： 岩崎 富生 ,  三浦 英生
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 春日 讓
公報種別：公開公報
出願番号（国際出願番号）：特願平9-301985
公開番号（公開出願番号）：特開平11-145407
出願日： 1997年11月04日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】強誘電体膜又は高誘電率の酸化膜を誘電体とする情報蓄積用容量素子での導通不良の発生が抑制され、安定して動作する半導体メモリを実現する。【解決手段】MOSトランジスタはゲ-ト酸化膜3、ゲ-ト電極4、拡散層5、6で構成されトランジスタの上部には絶縁膜9が形成されその上部は情報蓄積用容量素子17が形成され拡散層6に多結晶シリコン膜10を介して接続される。素子17は導電性膜11、貴金属膜12が積層された下部電極16と酸化物膜13と上部電極14とを有する。貴金属膜12は主構成元素である貴金属元素の他に貴金属元素の原子半径より小さな原子半径を持つ添加元素を有し、この元素と貴金属元素との原子間結合エネルギーが貴金属元素間の原子間結合エネルギーの上下20%以内となっている。これにより貴金属膜12での酸素の粒界拡散を抑制でき導電性膜11の酸化を抑制でき導電性膜11と貴金属膜12との間における剥離を防止し導通不良を防止できる。

請求項（抜粋）：

少なくとも一層以上の貴金属層を含む下部電極上に接するように、強誘電体膜、あるいは高誘電率を有する酸化物膜が形成され、さらに上記強誘電体膜、あるいは上記酸化物膜の上に上部電極が形成されている情報蓄積用容量素子が、シリコン(Si)基板と直接あるいは導電性膜を介して電気的に接続している半導体メモリにおいて、上記貴金属層が少なくとも一種の添加元素を含有し、この添加元素のうちの少なくとも一種が、上記貴金属元素の原子半径よりも小さな原子半径を持つ元素であり、なおかつ上記元素と上記貴金属元素の間の原子間結合エネルギーが上記貴金属元素間の原子間結合エネルギーの上下20%以内であることを特徴とする半導体メモリ。

IPC (6件)：

H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 29/78 371

引用特許：

審査官引用 (2件)

• 半導体基板
  公報種別：公開公報   出願番号：特願平7-235352   出願人：株式会社東芝
• 白金薄膜,半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平8-028928   出願人：株式会社日立製作所