特許
J-GLOBAL ID:200903040031163487

半導体基板

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦
公報種別:公開公報
出願番号(国際出願番号):特願平7-235352
公開番号(公開出願番号):特開平8-139293
出願日: 1995年09月13日
公開日(公表日): 1996年05月31日
要約:
【要約】【目的】 貴金属からなる下部電極をプラズマエッチングにより微細加工することなく、電荷蓄積容量の大きい立体構造の薄膜キャパシタを具備する半導体記憶装置を提供すること。【構成】 半導体基板に形成されたスイッチング用トランジスタと、半導体基板を覆う絶縁層上に形成された電荷蓄積容量素子とを有するメモリセルを具備する半導体記憶装置において、電荷蓄積容量素子は、絶縁層表面に形成されトレンチの内面に、下部電極層、誘電体層および上部電極層を順次堆積してなることを特徴とする。
請求項(抜粋):
半導体基板と、この半導体基板上に形成された絶縁層と、前記半導体基板に形成されたスイッチング用トランジスタ及び前記絶縁層上に形成された電荷蓄積容量素子とを有するメモリセルとを具備する半導体記憶装置において、前記絶縁層にはトレンチが形成されており、前記電荷蓄積容量素子は、前記トレンチの内面に下部電極層、誘電体層及び上部電極を順次堆積してなることを特徴とする半導体記憶装置。
IPC (6件):
H01L 27/108 ,  H01L 21/8242 ,  H01L 21/304 341 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 29/41
FI (4件):
H01L 27/10 621 C ,  H01L 27/04 C ,  H01L 27/10 621 Z ,  H01L 29/44 Z
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る