特許
J-GLOBAL ID：200903004888334778

半導体の製造方法

発明者：
長谷川 義晃

長谷川 義晃 について

, 
横川 俊哉

横川 俊哉 について

, 
山田 篤志

山田 篤志 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 岩橋 文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-104826
公開番号（公開出願番号）：特開2003-304036
出願日： 2002年04月08日
公開日（公表日）： 2003年10月24日
要約：
【要約】【課題】 高温および高光出力動作においても長寿命化が可能なGaN系半導体レーザを高歩留り且つ低コストで製造する方法を提供することを目的とする。【解決手段】 基板上に第1の化合物半導体層を成長する工程と、前記第1の半導体層の上部に、基板面方向に互いに間隔をおいて延びる複数の凸部を形成する工程と、互いに隣接する前記凸部同士に挟まれてなる凹部の底面を酸化する工程と、前記第1の半導体層上に、酸化していない前記各凸部の頂面から第2の化合物半導体層を成長する工程とを備えた半導体の製造方法である。半導体層自身を酸化させて選択成長マスクとするため、絶縁膜のマスクレスとなり、上記オートドーピングの影響を極力抑制することが可能になる。
請求項（抜粋）：
基板上に第1の化合物半導体層を成長する工程と、前記第1の化合物半導体層の上部に、基板面方向に互いに間隔をおいて延びる複数の凸部を形成する工程と、互いに隣接する前記凸部同士に挟まれてなる凹部の底面を酸化する工程と、前記第1の化合物半導体層上に、酸化していない前記各凸部の頂面から第2の化合物半導体層を成長する工程とを備えていることを特徴とする半導体の製造方法。
IPC (2件)：
H01S 5/343 610 ,  H01L 21/205
FI (2件)：
H01S 5/343 610 ,  H01L 21/205
Fターム (25件)：
5F045AA04 ,  5F045AB14 ,  5F045AB31 ,  5F045AC08 ,  5F045BB06 ,  5F045CA12 ,  5F045DA67 ,  5F045DB02 ,  5F073AA74 ,  5F073AA83 ,  5F073BA06 ,  5F073CA07 ,  5F073CB02 ,  5F073CB05 ,  5F073DA05 ,  5F073DA07 ,  5F073DA23 ,  5F073DA24 ,  5F073DA32 ,  5F073DA33 ,  5F073EA24 ,  5F073EA28 ,  5F073EA29 ,  5F073FA15 ,  5F073FA22
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM