特許
J-GLOBAL ID:200903004954380077

半導体装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-326964
公開番号(公開出願番号):特開2000-150668
出願日: 1998年11月17日
公開日(公表日): 2000年05月30日
要約:
【要約】【課題】金属ゲート電極構造を用いた極微細CMOSトランジスタのnMOSFET、pMOSFETともに低い閾値電圧を実現する。【解決手段】金属ゲート電極12を有するCMOSFETを形成した半導体装置において、金属ゲート電極の少なくともゲート絶縁膜側には、仕事関数の値が4.2 eV〜4.3 eVとなる金属が用いられており、nMOSFETのチャネル領域は、チャネル領域のキャリアと同一導電型の不純物がカウンタドーピングされたカウンタドーピング層が形成されている。
請求項(抜粋):
半導体層に形成された絶縁ゲート型電界効果型トランジスタのソース領域、チャネル領域およびドレイン領域と、前記チャネル領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成され、少なくともゲート絶縁膜側に仕事関数の値が4.2 eV〜4.3 eVとなる金属が用いられた金属ゲート電極とをそれぞれ具備するnチャネル型の絶縁ゲート型電界効果型トランジスタおよびpチャネル型の絶縁ゲート型電界効果型トランジスタが形成されてなり、前記nチャネル型の絶縁ゲート型電界効果型トランジスタのチャネル領域は、チャネル領域のキャリアと同一導電型の不純物がカウンタドーピングされたカウンタドーピング層が形成されていることを特徴とする半導体装置。
IPC (4件):
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/28 301 ,  H01L 29/78
FI (4件):
H01L 27/08 321 C ,  H01L 21/28 301 R ,  H01L 29/78 301 G ,  H01L 29/78 301 H
Fターム (37件):
4M104AA01 ,  4M104BB02 ,  4M104BB14 ,  4M104BB36 ,  4M104CC05 ,  4M104DD03 ,  4M104DD04 ,  4M104DD26 ,  4M104EE09 ,  4M104GG10 ,  4M104HH20 ,  5F040DA06 ,  5F040DA18 ,  5F040DB03 ,  5F040DC01 ,  5F040EC04 ,  5F040EC08 ,  5F040EF02 ,  5F040EK01 ,  5F040EK05 ,  5F040FA02 ,  5F040FA03 ,  5F040FB02 ,  5F040FB05 ,  5F048AA00 ,  5F048AC03 ,  5F048BA01 ,  5F048BB04 ,  5F048BB09 ,  5F048BB12 ,  5F048BB14 ,  5F048BB18 ,  5F048BC06 ,  5F048BE03 ,  5F048BG12 ,  5F048BG14 ,  5F048DA23
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る