特許
J-GLOBAL ID：200903005196365068

薄膜素子およびその製造方法

発明者：
吉田 基彦

吉田 基彦 について


出願人/特許権者：
カシオ計算機株式会社

カシオ計算機株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2008-139130
公開番号（公開出願番号）：特開2009-289864
出願日： 2008年05月28日
公開日（公表日）： 2009年12月10日
要約：
【課題】 製造に際し、当初、耐熱性の高い仮基板を用い、最終的に、耐熱性の低いフィルム基板を用い、仮基板を分離し、これにより得られた薄膜トランジスタパネル(薄膜素子)において、仮基板を分離するための工程数を少なくする。。【解決手段】 仮基板31上に酸化亜鉛からなる分離層32、下地絶縁膜3、薄膜トランジスタ(薄膜素子構成体)12およびオーバーコート膜17を形成する。次に、オーバーコート膜17の上面に接着層2を介してフィルム基板1を接着する。次に、酸化亜鉛からなる分離層32をウェットエッチングにより除去すると、下地絶縁膜3から仮基板31が自然に分離される。これにより、仮基板31を分離するための工程数を少なくすることができる。【選択図】 図9
請求項（抜粋）：
基板と、前記基板上に接着層を介して設けられた絶縁膜と、前記絶縁膜上に設けられた薄膜素子構成体とを備えていることを特徴とする薄膜素子。
IPC (4件)：
H01L 21/336 ,  H01L 29/786 ,  H01L 21/02 ,  H01L 27/12
FI (4件)：
H01L29/78 627D ,  H01L29/78 626C ,  H01L29/78 619A ,  H01L27/12 B
Fターム (27件)：
5F110AA16 ,  5F110BB01 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD12 ,  5F110DD14 ,  5F110DD17 ,  5F110EE04 ,  5F110FF03 ,  5F110GG02 ,  5F110GG15 ,  5F110GG35 ,  5F110HK04 ,  5F110HK09 ,  5F110HK16 ,  5F110HK21 ,  5F110NN03 ,  5F110NN12 ,  5F110NN24 ,  5F110NN27 ,  5F110NN33 ,  5F110NN36 ,  5F110QQ05 ,  5F110QQ06 ,  5F110QQ16 ,  5F110QQ19
引用特許：
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM