特許

J-GLOBAL ID：200903005299568595

微細構造体の製造方法

発明者： 佐藤 昇男 ,  石井 仁 ,  小野 一善 ,  亀井 敏和 ,  町田 克之 ,  生津 英夫
出願人/特許権者： 日本電信電話株式会社 ,  エヌ・ティ・ティ・アドバンステクノロジ株式会社
代理人 (3件)： 山川 政樹 ,  黒川 弘朗 ,  山川 茂樹
公報種別：公開公報
出願番号（国際出願番号）：特願2006-292213
公開番号（公開出願番号）：特開2008-109004
出願日： 2006年10月27日
公開日（公表日）： 2008年05月08日
要約：

【課題】格段が数100μm程度の深さの多段の溝など、各々が数100μm程度の寸法を備える複数の部分から構成された微細構造体が、より高い精度で形成できるようにする。【解決手段】公知のフォトリソグラフィ技術により、貼り付けられた感光性レジスト膜104に開口パターン141が形成された状態とする。次に、開口パターン141が形成された感光性レジスト膜104をマスクとしたドライエッチングにより、半導体基板101の溝103の底部を選択的にエッチング除去し、溝103と同じ方向に延在する溝106が、溝103の底部に形成された状態とする。【選択図】 図1

請求項（抜粋）：

主表面に凹部を備えた基板の前記主表面に前記凹部の底部に接触することなく薄膜を貼り付けて、前記基板の上に前記凹部を覆うように前記薄膜が形成された状態とする第1工程と、 フォトリソグラフィ技術により、前記凹部の少なくとも一部の形成領域を含む開口パターンが、前記薄膜に形成された状態とする第2工程と、 前記開口パターンが形成された前記薄膜をマスクとしたドライエッチングにより前記基板を加工して、前記凹部を含む微細構造体が前記基板の前記主表面に形成された状態とする第3工程と を少なくとも備えることを特徴とする微細構造体の製造方法。

IPC (5件)：

H01L 21/306 ,  B81C 1/00 ,  H01L 23/12 ,  H01L 21/320 ,  H01L 23/52

FI (6件)：

H01L21/302 104C ,  B81C1/00 ,  H01L21/302 105A ,  H01L21/302 101C ,  H01L23/12 501P ,  H01L21/88 J

Fターム (13件)：

5F004AA01 ,  5F004AA16 ,  5F004BA20 ,  5F004DA00 ,  5F004DA18 ,  5F004DB13 ,  5F004DB19 ,  5F033MM30 ,  5F033QQ01 ,  5F033QQ07 ,  5F033QQ11 ,  5F033QQ15 ,  5F033QQ37

引用特許：

出願人引用 (1件)

• 特許第3425852号公報
  

審査官引用 (3件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-321537   出願人：東京エレクトロン株式会社
• 多層配線形成方法
  公報種別：公開公報   出願番号：特願2001-337719   出願人：日本電信電話株式会社
• ミラー基板の製造方法及び光スイッチ装置の製造方法
  公報種別：公開公報   出願番号：特願2003-011053   出願人：日本電信電話株式会社