特許
J-GLOBAL ID：200903005426681363
サリサイド構造を有するMOSFETの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平6-054166
公開番号（公開出願番号）：特開平7-263682
出願日： 1994年03月24日
公開日（公表日）： 1995年10月13日
要約：
【要約】【目的】 リーク電流を低減できかつ寄生抵抗を低減することができる、サリサイド構造を有するMOSFETの製造方法の提供。【構成】 下地12に第1の拡散層22を形成、加熱処理後、次に、ゲート電極18の側壁にサイドウォール26形成し、このサイドウォールをマスクとして用いて、イオン注入を行なって、第1の拡散層22よりも接合の深い第2の拡散層28を形成する。次に、1050°Cの温度下で10秒間、高温短時間熱処理を行なう。この、高温短時間熱処理によって、不純物濃度を高濃度に維持したまま不純物を活性化し、かつ、イオン注入によって生じた結晶欠陥を消滅させることができる。次にサリサイド工程によりシリサイド層32を形成する。
請求項（抜粋）：
(a)第1導電型の下地上に、第1絶縁膜を形成する工程と、(b)前記第1絶縁膜上にゲート電極を形成する工程と、(c)前記第1絶縁膜およびゲート電極を覆う第2絶縁膜を形成する工程と、(d)前記ゲート電極および前記第2絶縁膜の前記ゲート電極の側壁を覆っている部分をマスクとして用いて、前記下地に対して第2導電型の不純物の1回目のイオン注入を行なうことにより、第1の拡散層を形成する工程と、(e)前記第2絶縁膜上全面に、第3絶縁膜を形成する工程と、(f)前記第1の拡散層に対して加熱処理を行なう工程と、(g)前記第2および第3絶縁膜に対して異方性エッチングを行なって、前記ゲート電極の側壁に、前記第2および第3絶縁膜の残存部分からなるサイドウォールを形成する工程と、(h)前記サイドウォールをマスクとして用いて、前記下地に対して第2導電型の不純物の2回目のイオン注入を行なうことにより、前記第1の拡散層よりも接合の深い第2の拡散層を形成する工程と、(i)前記第2の拡散層に対して、高温短時間熱処理を行なう工程と、(j)前記高温短時間熱処理を行なった後、サリサイド工程により、前記拡散層および前記ゲート電極にシリサイド層を形成する工程と、(k)前記シリサイド層を形成した構造体上に、層間絶縁膜を形成した後、メタル配線を形成する工程とを含むことを特徴とするサリサイド構造を有するMOSFETの製造方法。
IPC (2件)：
FI (2件)：
H01L 29/78 301 G
, H01L 21/265 Q
