特許
J-GLOBAL ID：200903005480452302

半導体記憶装置

発明者：
千田 哲也

千田 哲也 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平10-332884
公開番号（公開出願番号）：特開2000-163988
出願日： 1998年11月24日
公開日（公表日）： 2000年06月16日
要約：
【要約】【課題】 ブロック可否情報を高速且つ確実に読み出すことができる半導体記憶装置を提供することを目的とする。【解決手段】 ロウ及びコラムに対応して縦横に配列されるメモリセル26と、そのメモリセルの使用可否情報を記憶する前記メモリセル以外に設けられた可否情報記憶手段40とを有することにより上記課題を解決する。
請求項１：
電気的に書き込み及び消去が可能な半導体記憶装置において、ロウ及びコラムに対応して縦横に配列されるメモリセルと、そのメモリセルの使用可否情報を記憶する前記メモリセル以外に設けられた可否情報記憶手段とを有することを特徴とする半導体記憶装置。
IPC (4件)：
G11C 29/00 605 ,  G11C 29/00 603 ,  G06F 12/16 310 ,  G11C 16/06
FI (5件)：
G11C 29/00 605 Z ,  G11C 29/00 603 J ,  G06F 12/16 310 R ,  G11C 17/00 639 B ,  G11C 17/00 639 C
Fターム (27件)：
5B018GA02 ,  5B018HA06 ,  5B018HA14 ,  5B018HA35 ,  5B018KA01 ,  5B018KA15 ,  5B018NA06 ,  5B018QA01 ,  5B025AA07 ,  5B025AC01 ,  5B025AD01 ,  5B025AD10 ,  5B025AD13 ,  5B025AD15 ,  5B025AE05 ,  5B025AF01 ,  5B025AF02 ,  5L106AA09 ,  5L106BB01 ,  5L106BB12 ,  5L106CC09 ,  5L106CC16 ,  5L106CC21 ,  5L106CC34 ,  5L106FF04 ,  5L106FF05 ,  5L106GG05
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM