特許
J-GLOBAL ID：200903005565659186
薄膜トランジスタアレイ基板およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平9-348016
公開番号（公開出願番号）：特開平10-232409
出願日： 1997年12月17日
公開日（公表日）： 1998年09月02日
要約：
【要約】【課題】 薄膜トランジスタアレイ基板に設けられるゲート,ドレイン,補助容量端子部を、生産性を低下させることなく、露出させる。【解決手段】 ガラス基板18上にゲート電極1,ゲートバスライン2,ゲートライン端子3,補助容量バスライン4,補助容量端子5を形成する工程と、多層ゲート絶縁膜(酸化シリコン膜14,窒化シリコン膜15)を形成する工程と、機能素子の形成とを行った後、基板18の全面に保護膜13を形成し、ゲートライン端子3,ドレインセイン端子9,補助容量端子5上の保護膜13に穴開けを行う場合に同一のレジストパターンにてBHFによるウェットエッチングおよびドライエッチングによる2回のエッチングを行い、異なる層にある端子部金属を露出させる。その後、画素電極11,端子部透明電極12を形成することにより薄膜トランジスタアレイ基板を完成させる。
請求項（抜粋）：
透明基板上にマトリクス状に配置された薄膜トランジスタと、薄膜トランジスタのゲート電極に接続されるゲートバスライン及びドレイン電極に接続されるデータバスラインと、前記薄膜トランジスタにより駆動される画素電極、外部走査信号が入力するゲート端子、外部映像信号が入力するドレイン端子とを少なくとも含み、前記薄膜トランジスタ及びソース電極の上部に保護膜が設けられ、前記保護膜上に透明導電材料からなる前記画素電極が設けられ、前記画素電極は前記保護膜を貫くコンタクトホールを介して前記ソース電極に接続されている薄膜トランジスタアレイ基板であって、前記ゲート端子は、ゲートバスライン・ゲート電極が設けられている下層金属からなる領域と、ゲート絶縁膜及び保護膜上に設けられたコンタクトホールと、前記コンタクトホールを完全に覆うように設けられた画素電極が設けられる透明電極層からなる領域とから構成され、前記ドレイン端子は、ドレインバスライン・ドレイン・ソース電極が設けられる上層金属からなる領域と、保護膜上に設けられたコンタクトホールと、前記コンタクトホールを完全に覆うように設けられた前記透明電極とからなる領域から構成されたものであることを特徴とする薄膜トランジスタアレイ基板。
IPC (3件)：
G02F 1/136 500
, H01L 29/786
, H01L 21/336
G02F 1/136 500
, H01L 29/78 612 D
