特許
J-GLOBAL ID:200903005985985046

半導体集積回路装置

発明者:
出願人/特許権者:
代理人 (1件): 徳若 光政
公報種別:公開公報
出願番号(国際出願番号):特願2003-270807
公開番号(公開出願番号):特開2005-025907
出願日: 2003年07月03日
公開日(公表日): 2005年01月27日
要約:
【課題】 動作マージンの確保及び高速化と高集積化で低消費電力を実現したメモリ回路を備えた半導体集積回路装置を提供する。【解決手段】 第1電圧に対応した第1しきい値電圧を持つMOSFETでメモリセルを構成し、上記第1電圧で動作するワードドライバにより上記第1電圧に対応した選択信号をワード線に供給し、上記第1電圧よりも小さな第2電圧に対応し、上記第1しきい値電圧よりも小さな第2しきい値電圧を持つMOSFETで構成されたデコーダにより上記ワードドライバに伝えられる選択信号を形し、上記第1電圧で動作し、上記2電圧に対応した選択信号を受けて上記第1電圧に対応した選択信号を形成するインバータ回路を含む第1レベルシフタを設けることにより、メモリ回路の動作マージンの確保及び高速化と高集積化で低消費電力を実現する。【選択図】 図1
請求項(抜粋):
第1電圧で動作し、かかる第1電圧に対応した第1しきい値電圧を持つMOSFETで構成されたメモリセルと、 上記メモリセルの複数個が接続されるワード線と、 上記第1電圧で動作し、上記第1電圧に対応したワード線の選択信号を形成するワードドライバと、 上記第1電圧よりも小さな第2電圧で動作し、上記第1しきい値電圧よりも小さな第2しきい値電圧を持つMOSFETで形成され、上記ワードドライバに伝えられる選択信号を形成するデコーダと、 上記第1電圧で動作し、上記2電圧に対応した選択信号を受けて上記第1電圧に対応した選択信号を形成するインバータ回路を含む第1レベルシフタとを備えてなることを特徴とする半導体集積回路装置。
IPC (7件):
G11C11/417 ,  G11C11/413 ,  H01L21/8234 ,  H01L21/8244 ,  H01L27/088 ,  H01L27/10 ,  H01L27/11
FI (6件):
G11C11/34 305 ,  H01L27/10 461 ,  H01L27/10 481 ,  H01L27/10 381 ,  H01L27/08 102C ,  G11C11/34 301A
Fターム (22件):
5B015JJ03 ,  5B015JJ05 ,  5B015JJ21 ,  5B015KA23 ,  5B015KA28 ,  5B015KB44 ,  5B015KB52 ,  5B015KB93 ,  5B015QQ02 ,  5F048AB01 ,  5F048AB03 ,  5F048AC03 ,  5F048BA01 ,  5F048BB15 ,  5F048BE02 ,  5F083BS27 ,  5F083GA11 ,  5F083KA03 ,  5F083LA10 ,  5F083PR46 ,  5F083PR56 ,  5F083ZA12
引用特許:
出願人引用 (1件)
  • 半導体記憶装置
    公報種別:公開公報   出願番号:特願平3-282682   出願人:株式会社日立製作所
審査官引用 (2件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平11-186167   出願人:株式会社東芝
  • 不揮発性記憶装置
    公報種別:公開公報   出願番号:特願平3-218425   出願人:ソニー株式会社

前のページに戻る