特許
J-GLOBAL ID：200903005997975216

半導体装置の製造方法

発明者：
峰地 輝

峰地 輝 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 菅野 中
公報種別：公開公報
出願番号（国際出願番号）：特願平9-341307
公開番号（公開出願番号）：特開平10-233457
出願日： 1997年12月11日
公開日（公表日）： 1998年09月02日
要約：
【要約】【課題】 微細CMOSの浅くて低抵抗な拡散層の形成方法に関し、イオン注入後に不純物の拡散を抑制しつつ活性化率の向上を図る。【解決手段】 シリコン基板表面にゲート酸化膜、ゲート電極をそれぞれ形成後、ソース・ドレイン領域にイオン注入によって不純物を導入する。次に、シリコン基板を150°C/秒より速いランピングレートで昇温し、1000°C以上となる温度に基板が晒される時間をで1秒以内として、直ちに降温する。これにより、不純物の拡散を抑制することができるため、低抵抗化された浅い接合を形成することができる。
請求項（抜粋）：
不純物導入工程と、アニール工程とを有する半導体装置の製造方法であって、不純物導入工程は、半導体基板上にゲート酸化膜を介して形成されたゲート電極をマスクとして、基板のソース/ドレイン領域へイオン注入により不純物を導入する処理であり、アニール工程は、前記ソース/ドレイン領域に注入した不純物の活性化アニールを高温短時間で行う処理であることを特徴とする半導体装置の製造方法。
IPC (6件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/26 ,  H01L 21/265 ,  H01L 29/786 ,  H01L 21/336
FI (4件)：
H01L 27/08 321 E ,  H01L 21/26 F ,  H01L 21/265 602 B ,  H01L 29/78 616 M
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM