特許

J-GLOBAL ID：200903006048119674

半導体装置及びその製造方法

発明者： 小林 豊
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 木村 満
公報種別：公開公報
出願番号（国際出願番号）：特願2000-202690
公開番号（公開出願番号）：特開2002-026198
出願日： 2000年07月04日
公開日（公表日）： 2002年01月25日
要約：

【要約】 (修正有)【課題】 半導体搭載用基板と実装基板との密着力が高い半導体装置及びその製造方法を提供する。【解決手段】 ガラスエポキシ基板11の表面にランド13と銅配線14とを有し、ランド13及び銅配線14上にソルダーレジスト15が形成されている半導体搭載用基板10の一面を粗化し、他面に半導体チップ20を搭載する。ソルダーレジスト15に銅配線14に通じるスルーホール23を形成し、表面が露出した銅配線14上に半田ボール24を形成する。半田ボール24を実装基板30のパッドに熱圧着し、半導体搭載用基板10と実装基板30との間にアンダーフィル材32を注入する。半導体搭載用基板10の表面は粗化されているため、アンダーフィル材32との接続面積は大きく、半導体搭載用基板10と実装基板30との密着力は高まる。

請求項（抜粋）：

半導体チップと、一方の面に前記半導体チップを搭載し、前記半導体チップと電気的に接続された第1の導電性パッドが他方の面に形成されている半導体搭載用基板と、前記第1の導電性パッド上に形成された半田ボールと、前記半田ボールに接続された第2の導電性パッドが形成されている実装基板と、前記半導体搭載用基板と前記実装基板との間を埋めるように注入されたアンダーフィル材と、を備える半導体装置において、少なくとも前記半導体搭載用基板と前記実装基板とのどちらか一方の、アンダーフィル材と接している面に凹凸が形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 23/28 ,  H01L 21/56 ,  H01L 23/50 ,  H05K 3/34 501

FI (4件)：

H01L 23/28 Z ,  H01L 21/56 E ,  H01L 23/50 M ,  H05K 3/34 501 E

Fターム (18件)：

4M109AA01 ,  4M109CA04 ,  4M109DB16 ,  4M109DB17 ,  5E319AA03 ,  5E319AB05 ,  5E319AC01 ,  5E319AC15 ,  5E319BB04 ,  5E319CC12 ,  5E319GG03 ,  5F061AA01 ,  5F061BA04 ,  5F061CA05 ,  5F061CB12 ,  5F067AA13 ,  5F067AB02 ,  5F067BC07

引用特許：

審査官引用 (4件)

• 膨張緩衝用インサートを有するボールグリッドアレーパッケージとその製造方法
  公報種別：公開公報   出願番号：特願平10-361746   出願人：テキサスインスツルメンツインコーポレイテツド
• 半導体素子の実装方法
  公報種別：公開公報   出願番号：特願平3-328524   出願人：松下電子工業株式会社
• 半導体素子の実装方法とその実装体
  公報種別：公開公報   出願番号：特願平10-151362   出願人：松下電器産業株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平9-062683   出願人：株式会社東芝