特許
J-GLOBAL ID：200903006293068228

半導体装置およびその製造方法

発明者：
小松 隆次

小松 隆次 について


出願人/特許権者：
日本ミクロン株式会社

日本ミクロン株式会社 について


代理人 (2件)： 綿貫 隆夫 ,  堀米 和春
公報種別：公開公報
出願番号（国際出願番号）：特願2003-113210
公開番号（公開出願番号）：特開2004-319848
出願日： 2003年04月17日
公開日（公表日）： 2004年11月11日
要約：
【課題】配線基板に半導体チップを埋設して搭載した製品として薄型でコンパクトな製品として提供することができ、複合機能を備えた半導体装置として提供可能とする。【解決手段】プリプレグ20を介して銅バンプ付き銅箔を加圧および加熱して、銅バンプにより層間で配線パターン17を電気的に接続した基板を形成し、基板の外面に露出する銅箔を所定パターンにエッチングすることにより、基板の外面に配線パターン17を形成し、前記基板の一方の面側からザグリ加工を施して、半導体チップを搭載するキャビティ22を形成するとともに、キャビティ22の内面の半導体チップの搭載面に銅バンプ16bの端面を露出させ、該銅バンプ16bと半導体チップ30とを電気的に接続して、前記キャビティ22内に半導体チップ30を搭載し、キャビティ22に樹脂24を充填して半導体チップ30を封止する。【選択図】 図2
請求項（抜粋）：
配線基板に形成されたキャビティ内に半導体チップが樹脂により封止されて搭載された半導体装置において、 前記配線基板がフィルドビアあるいは内層のパッドを介して層間で配線パターンが電気的に接続され、 前記キャビティがザグリ加工されてキャビティ内面の半導体チップの搭載面に前記フィルドビアあるいは内層のパッド端面が露出し、 該フィルドビアあるいは内層のパッドの端面と前記半導体チップとが電気的に接続されていることを特徴とする半導体装置。
IPC (2件)：
H01L23/12 ,  H01L21/60
FI (4件)：
H01L23/12 501Z ,  H01L23/12 501B ,  H01L21/60 311Q ,  H01L23/12 N
Fターム (5件)：
5F044KK02 ,  5F044KK07 ,  5F044KK16 ,  5F044KK25 ,  5F044RR18
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM