特許
J-GLOBAL ID：200903006355078519
デュアルモード基準回路、メモリ回路、強誘電体メモリ回路、強誘電体メモリ回路のために基準電圧を発生させる方法、および強誘電体メモリを動作させる方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平9-020858
公開番号（公開出願番号）：特開平9-265785
出願日： 1997年02月03日
公開日（公表日）： 1997年10月07日
要約：
【要約】【課題】 強誘電体基準キャパシタの経験する疲労および刻印の量を減らす基準スキーム、DRAMモードの動作時にもNVRAMモードの動作時にも共に、基準電圧をダイナミックシャドウRAMに供給できる基準回路、DRAMモードの動作時にもNVRAMモードの動作時にも共に同一の基準セルを利用する基準回路を提供する。【解決手段】 DRAMモードまたはNVRAMモードで動作する強誘電体メモリ回路と共に用いられる、基準電圧を発生させるデュアルモード基準回路であって、互いに逆のデータ状態を格納できる、少なくとも1ペアの強誘電体基準セルを備えているデュアルモード基準回路において、基準セルがそれぞれ、互いに逆のデータ状態を交互に格納できる。
請求項（抜粋）：
DRAMモードまたはNVRAMモードで動作する強誘電体メモリ回路と共に用いられる、基準電圧を発生させるデュアルモード基準回路であって、互いに逆のデータ状態を格納できる、少なくとも1ペアの強誘電体基準セルを備えているデュアルモード基準回路において、該基準セルがそれぞれ、該互いに逆のデータ状態を交互に格納できる、デュアルモード基準回路。
IPC (3件)：
G11C 14/00
, G11C 11/22
, H01L 27/10 451
G11C 11/34 352 A
, G11C 11/22
, H01L 27/10 451
