特許

J-GLOBAL ID：200903006419875230

自己整合電極を有するデバイスの作製方法

発明者： ポール・エー・カイン ,  ヨン-ヤン・ノー ,  ヘニング・サーリングハウス
出願人/特許権者： プラスティック ロジック リミテッド ,  ケンブリッジ・エンタープライズ・リミテッド
代理人 (4件)： 志賀 正武 ,  渡邊 隆 ,  村山 靖彦 ,  実広 信哉
公報種別：公表公報
出願番号（国際出願番号）：特願2009-502226
公開番号（公開出願番号）：特表2009-531848
出願日： 2007年03月28日
公開日（公表日）： 2009年09月03日
要約：

本発明は、薄膜トランジスタ、特に、パターニング技術が、下地電極に対して正確に整列される必要がある電極パターンの画定に使用される薄膜トランジスタなどの電子デバイスの作製に関する。作製方法は、狭い線幅を有する構造を形成することができない、及び/又は、先に堆積されたパターンに対してあまり正確に位置決めすることができない、レーザアブレーションパターニング技術または溶液ベースの直接書き込み印刷技法などの種々のパターニング技術に適用可能である。こうして、本発明者等は、減算的技法によるゲートパターニング、特に、選択的レーザアブレーションパターニングと、印刷などの加算的技法によるゲートパターニングの両方について適用可能である自己整合ゲート技法を述べる。技法は、低解像度ゲートパターニングの使用を容易にする。

請求項（抜粋）：

基板と、チャネルを組み込む第1電極構造と、少なくとも1つの中間層と、前記少なくとも1つの中間層の上に配設された感光性誘電体層とを備える電子デバイスであって、前記感光性誘電体層は前記チャネルを覆う領域内にトレンチを組み込み、該電子デバイスが別の電極をさらに備え、前記別の電極は、少なくとも部分的に前記トレンチ内に位置し、それにより、前記トレンチの外側に延びる前記別の電極のいずれの部分も、前記感光性誘電体層によって前記少なくとも1つの中間層から分離されている電子デバイス。

IPC (9件)：

H01L 21/336 ,  H01L 29/786 ,  H01L 21/368 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 51/05 ,  H01L 21/288 ,  H01L 21/320 ,  H01L 21/312

FI (10件)：

H01L29/78 627C ,  H01L21/368 ,  H01L29/78 617J ,  H01L29/78 618B ,  H01L29/78 617U ,  H01L29/58 G ,  H01L29/28 100A ,  H01L21/288 Z ,  H01L21/88 B ,  H01L21/312 D

Fターム (80件)：

4M104AA01 ,  4M104AA08 ,  4M104AA09 ,  4M104AA10 ,  4M104BB02 ,  4M104BB04 ,  4M104BB05 ,  4M104BB07 ,  4M104BB09 ,  4M104BB36 ,  4M104CC05 ,  4M104DD02 ,  4M104DD20 ,  4M104DD51 ,  4M104DD65 ,  4M104EE03 ,  4M104EE18 ,  4M104GG02 ,  4M104GG08 ,  4M104GG16 ,  4M104GG19 ,  4M104HH14 ,  5F033HH07 ,  5F033JJ38 ,  5F033KK07 ,  5F033PP19 ,  5F033PP26 ,  5F033PP27 ,  5F033QQ37 ,  5F033RR27 ,  5F033VV15 ,  5F033VV16 ,  5F033WW00 ,  5F033WW01 ,  5F033WW02 ,  5F033XX03 ,  5F033XX34 ,  5F053AA03 ,  5F053AA06 ,  5F053AA50 ,  5F053DD19 ,  5F053DD20 ,  5F053LL10 ,  5F053RR05 ,  5F058AA03 ,  5F058AA07 ,  5F058AD01 ,  5F058AD08 ,  5F058AF04 ,  5F058AG09 ,  5F058AH02 ,  5F058AH04 ,  5F058AH05 ,  5F058AH06 ,  5F110AA02 ,  5F110BB01 ,  5F110CC05 ,  5F110DD01 ,  5F110DD02 ,  5F110DD05 ,  5F110EE02 ,  5F110EE22 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110FF01 ,  5F110FF09 ,  5F110FF12 ,  5F110FF27 ,  5F110GG02 ,  5F110GG05 ,  5F110GG13 ,  5F110GG15 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK32 ,  5F110QQ03 ,  5F110QQ12

引用特許：

出願人引用 (6件)

• 国際公開第01/15234号
  
• 英国特許第0513915.9号
  
• 米国特許出願公開第20050274986号
  
• 米国特許出願公開第20050151820号
  
• 国際公開第05022664号
  
• 国際公開第99/10939号
  

審査官引用 (3件)

• 薄膜トランジスタおよびそれを用いた半導体装置
  公報種別：公開公報   出願番号：特願2004-090805   出願人：株式会社日立製作所
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願2001-350508   出願人：三洋電機株式会社, 鳥取三洋電機株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2001-358215   出願人：株式会社東芝