特許
J-GLOBAL ID:200903006465889938

メモリモジュールおよび情報処理装置

発明者:
出願人/特許権者:
代理人 (1件): 須山 佐一
公報種別:公開公報
出願番号(国際出願番号):特願平9-100425
公開番号(公開出願番号):特開平10-294435
出願日: 1997年04月17日
公開日(公表日): 1998年11月04日
要約:
【要約】【課題】 装着、装脱が容易で、高速動作が可能なインダクタンスの小さなメモリモジュールを提供する。【解決手段】 1片に沿って列設された外部接続端子88とグランド層90を有する回路基板83上にメモリチップ81が搭載され、メモリチップ81の接続端子84は回路基板83の内部接続端子84と接続され、この内部接続端子84は回路基板83上の外部接続端子88が列設された側に偏在して形成されている。したがって、メモリモジュールの外部接続端子88からメモリチップ81の接続端子84までの配線長が大幅に短縮されメモリモジュールのインダクタンスが小さくなり、数百MHzといった高速動作に対応することができる。
請求項(抜粋):
第1の領域を有する第1の面と第2の面とを有し、前記第1の面の第1の辺に沿って列設された第1の外部接続端子と、前記第1の領域内の前記第1の辺側に偏在して形成された内部接続端子と、前記第1の外部接続端子と前記内部接続端子とを接続する配線と、前記第2の面に形成されたグランド層とを備えた回路基板と、前記回路基板の第1の領域内に搭載され、前記回路基板の内部接続端子と接続されたメモリチップとを具備したことを特徴とするメモリモジュール。
IPC (3件):
H01L 27/10 495 ,  G11C 5/00 301 ,  H01L 23/12
FI (3件):
H01L 27/10 495 ,  G11C 5/00 301 Z ,  H01L 23/12 E
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る